介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2013-12-03
上传用户：aa54
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2014-02-22
上传用户：a1054751988
arm9的bootloader,适合通用2410x平台 vivi.pal(20051228)支持tv输出和vga输出，vclk为26.25mhz vivi(20060330)支持vga输出和tv输出，vclk为25mhz 以上两个vivi均编译自vivi-br-release(20051228).tar.gz 在两个不同vivi间切换的方法是在源文件“/include/platform/smdk2410.h”中打开或者取消对PAL640480宏的定义： #define PAL640480 默认该句是注释掉的，编译得到的vivi的vclk为25mhz ch7005手册中要求640x480的pal输出时vclk为26.25mhz，但实践中发现并不需要完全等与这个频率，有时候vivi(20051228)的pal效果更好，具体使用哪个参数用户可以多比较尝试，也可以尝试修改成其他的频率。
标签： bootloader 20051228 2410x arm9
上传时间： 2013-12-16
上传用户：cainaifa
dm642视频口的驱动程序,采集和显示分别包括PAL,NTSC监视器和VGA显示器
上传时间： 2015-11-14
上传用户：LIKE
CVBS+AHD+TVI+CVI四合一转换方案(模拟高清4合1转换)此方案支持CVBS, AHD, TVI，CVI信号输入，对信号进行任意处理比如添加OSD,增加图像效果后转为AV/VGA/YPBPR/HDMI或者数字656/601/1120/YUV/RGB等任意信号模式输出。此方案支持摄像头规格如下：AHD1.0,2.0,3MP,4MP, 5MP.TVI1.0,2.0,3.0,4MP,5MP.CVI1.0,2MP.CVBS PAL,NTSC.CVBS 960H.当输入信号为AHD/TVI/CVI时，理论传输距离为500米，实际测试传输200米以上。
上传时间： 2022-05-25
上传用户：2431247090
此方案可以将200W像素（即1920x1080P 60Hz）的AHD信号转换为HDMI信号或者VGA信号以上转出的两种信号均支持到1920x1080P 60Hz，也可以转换为CVBS信号（只支持PAL和NTSC制）方案构架为NVP6124B+CV2880+CV8788+MCU
上传时间： 2022-05-25
上传用户：ttalli
vga文档vga文档vga文档vga文档vga文档
上传时间： 2013-05-16
上传用户：jing911003
基于FPGA的VGA显示接口的研究与设计-FPGA-based VGA Display Interface Research and Design
标签： VGA
上传时间： 2013-05-29
上传用户：snowkiss2014
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。
上传时间： 2013-04-24
上传用户：cuiqiang
提出了一种基于FPGA的VGA显示设计方案，采用状态机对其状态转变进行描述。
上传时间： 2013-04-24
上传用户：邶刖
