nioS无痛入门.chm
上传时间： 2013-06-19
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G nioS无痛入门.chm
上传时间： 2013-06-12
上传用户：cursor
本文研究了基于nioS Ⅱ的FPGA-CPU调试技术。论文研究了nioSⅡ嵌入式软核处理器的特性；实现了以nioS Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-08-04
上传用户：zhch602
本文深入研究了nioS 自定制指令的软硬件接口，基于Altera 的IP 核FFT V2.2.0实现了变换长度为1024 点的高速复数FFT 算法，提出了一种在nioS 嵌入式系统中定制用户FFT 算
上传时间： 2013-04-24
上传用户：hfmm633
nioS II 处理器中文小册子（altera) nioS开发板APEX20K版数据手册 nioSii资料-软件开发文档 北航nioS教程
标签： nioS
上传时间： 2013-04-24
上传用户：ggwz258
本文研究了基于nioS Ⅱ的FPGA-CPU调试技术。论文研究了nioSⅡ嵌入式软核处理器的特性；实现了以nioS Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-05-19
上传用户：xinyuzhiqiwuwu
FPGA nioS ii 快速入门教程 适用于初学者 简单易懂 方便
上传时间： 2013-08-15
上传用户：wfeel
高速FPGA（nioS II）系统设计和实现
上传时间： 2013-08-24
上传用户：zhyfjj
nioS ii 入门手册中文版 一、建立quartus ii工程 首先，双击quartus ii 9.1图标打开软件，界面如下图1.1所示 1.1 新建工程 （1） 点击file –>New Project Wizard 出现图1.2所示的对话框。 （2） 点击Next。如图1.3所示：第一行是工程的路径，二、三行为实体名。填好后点击Next。 （3）此处可选择加入已设计好的文件到工程，点击Next。 （4）选择设计器件如图1.5所示。接着点击Next （5）接着点击Next。无需改动，点击finish，显示如下图所示。 （6）此时，工程已经建立完成，接下来需要建立一个原理图输入文件，点击file –>New ->Block Diagram/Schematic File 后如图所示。
上传时间： 2014-12-25
上传用户：cx111111
nioS 的用户定义接口逻辑实例 有许多人问我使用 nioS 的用户定义接口逻辑怎么用，想了几天决定设计一个实例来说明。该例为一个使用 user to interface logic 设计的 PWM 实例，其中包括三个文件： plus32.v 是一个为 32bit nioS 设计的 pwm 实例。 plus16.v 是一个为 16bit nioS 设计的 pwm 实例。 test.s 是一个使用中断调用 pwm 的汇编语言测试程序。以上模块和程序均调试通过，并可稳定工作。这里让大家参考是使大家通过该例来真正理解 user to interface logic 设计方法，和nioS 中通过汇编调用中断的方法，所以超值喔。另外热烈欢迎大家的指导。 注：在设计 nioS 时，将你调用的 user to interface logic 插件重命名为 plus_0，这样我的 test.s 可不作任何改动，你就可用示波器通过 nioS 的 plus 管脚观察到一个要求的输出。
上传时间： 2013-11-15
上传用户：cc1915
