VHDL与Verilog的比较
标签: Verilog VHDL 比较
上传时间: 2015-02-12
上传用户:hopy
verilog fifo
标签: verilog fifo
上传时间: 2015-02-16
上传用户:xaijhqx
Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书
标签: Synthesizable semantics verilog Verilo
上传用户:叶山豪
一本全面的verilog参考书
标签: verilog
上传时间: 2013-12-11
上传用户:CSUSheep
SystemC to Verilog 转换源程序。
标签: SystemC Verilog to 转换
上传时间: 2015-02-19
上传用户:erkuizhang
用verilog写的跑表程序
标签: verilog 跑表 程序
上传时间: 2014-01-18
上传用户:lx9076
用verilog编写的多功能数字钟
标签: verilog 编写 多功能 数字
上传时间: 2015-02-25
上传用户:王者A
一个nc的源码,也是嗅探器,请看源码吧,烦,我最讨厌写文字了
标签: 源码
上传时间: 2013-12-25
上传用户:lanhuaying
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synthesis.rar
标签: IEEE 1364.1 2002 Std
上传时间: 2013-12-23
Verilog源码14.rar
标签: Verilog 14 源码
上传时间: 2013-12-14
上传用户:dragonhaixm