mouse-Verilog

verilog ADPLL file with testbench.v

verilog ADPLL file with testbench.v

标签： testbench verilog ADPLL file

上传时间： 2015-07-09

上传用户：cx111111
完整的用VERILOG语言开发的USB2.0 IP核源代码

完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件

标签： VERILOG USB 2.0 IP核

上传时间： 2015-07-09

上传用户：维子哥哥
Verilog HDL的PLI子程序接口

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，

标签： Verilog HDL PLI 程序接口

上传时间： 2013-12-09

上传用户：kr770906
Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名

Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名

标签： verilog Thomas 可编程

上传时间： 2013-12-16

上传用户：daoxiang126
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.

标签： Verilog VHDL and for

上传时间： 2015-07-10

上传用户：15736969615
第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL

第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念第二章 Verilog HDL设计方法概述第三章 Verilog HDL的基本语法第四章不同抽象级别的Verilog HDL模型第五章基本运算逻辑和它们的Verilog HDL模型第六章运算和数据流动控制逻辑

标签： Verilog HDL 数字信号处理基本概念

上传时间： 2014-01-27

上传用户：sclyutian
非常多的verilog实例

非常多的verilog实例，对于刚入门者比较有用

标签： verilog

上传时间： 2015-07-14

上传用户：lwwhust
是一本好书,verilog HDL,a guide to digital design and synthesis

是一本好书,verilog HDL,a guide to digital design and synthesis

标签： synthesis verilog digital design

上传时间： 2015-07-14

上传用户：熊少锋
verilog源码

verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过

标签： verilog 源码

上传时间： 2014-11-18

上传用户：123啊
verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状态是否正确工作

标签： 000000000100100 011000010010000 verilog output

上传时间： 2015-07-14

上传用户：ggwz258