mouse-Verilog

VHDL,Verilog,System verilog比较

本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.

标签： Verilog verilog System VHDL

上传时间： 2014-03-03

上传用户：zhtzht
基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA

标签： Verilog HDL 多功能数字

上传时间： 2013-11-10

上传用户：hz07104032
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。

DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。

标签： TESTBENCH VERILOG VHDL DES

上传时间： 2015-01-04

上传用户：songyue1991
本文为verilog的源代码

本文为verilog的源代码

标签： verilog 源代码

上传时间： 2015-01-08

上传用户：
Verilog编码与综合中的非阻塞性赋值

Verilog编码与综合中的非阻塞性赋值

标签： Verilog 编码非阻塞性赋值

上传时间： 2013-12-23

上传用户：杜莹12345
8位RISC　CPU的VERILOG编程　SOURCECODE

8位RISC　CPU的VERILOG编程　SOURCECODE

标签： SOURCECODE VERILOG RISC CPU

上传时间： 2015-01-09

上传用户：Andy123456
Verilog DHL教程

Verilog DHL教程

标签： Verilog DHL 教程

上传时间： 2014-01-11

上传用户：784533221
sdram的verilog的源码实现

sdram的verilog的源码实现

标签： verilog sdram 源码

上传时间： 2015-01-09

上传用户：huangld
PCI接口的Verilog源代码

PCI接口的Verilog源代码

标签： Verilog PCI 接口源代码

上传时间： 2013-12-28

上传用户：l254587896
mouse driver source code

mouse driver source code

标签： driver source mouse code

上传时间： 2015-01-13

上传用户：450976175