Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用modsim编译。
标签： Verilog modsim iout HDL
上传时间： 2014-01-15
上传用户：lanwei
里面是一个简单的modsim的设计步骤!我感觉这对初学者来说,非常的好
标签： modsim 计步 初学者
上传时间： 2016-01-07
上传用户：风之骄子
modsim的设计文档!里面有讲解,是POWERPOINT格式的文件,欢迎大家浏览
标签： POWERPOINT modsim 文档 家
上传时间： 2014-02-14
上传用户：冇尾飞铊
一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在modsim下编译通过.并有最终的仿真波形.
标签： Verilog modsim 热敏打印机 时序
上传时间： 2013-12-27
上传用户：waitingfy
modsim仿真必备，可以帮助你解决很多你对软件不熟悉的问题！
标签： modsim 仿真
上传时间： 2014-01-17
上传用户：zsjinju
ModScan and modsim test Modbus Protocol
标签： Protocol ModScan modsim Modbus
上传时间： 2014-01-08
上传用户：wpwpwlxwlx
16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证
标签： HDL 编码 记数
上传时间： 2013-12-19
上传用户：凌云御清风
全加器和记数器的测试文件，可直接用于modsim测试
标签： 全加器 记数 测试
上传时间： 2014-01-09
上传用户：sssl
