文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。
标签： quartus ALTERA 软件
上传时间： 2013-12-09
上传用户：皇族传媒
用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真
标签： VHDL ModelSim III 6.3
上传用户：qiao8960
2008自由电子FPGA开发板介绍MODELSIM经典教程
标签： MODELSIM 2008 FPGA 电子
上传时间： 2017-01-08
上传用户：qoovoop
如何在QuartusII中使用Modelsim的使用文档，方便仿真
标签： QuartusII Modelsim 文档
上传时间： 2014-01-18
上传用户：shawvi
本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的
标签： dspbuilder Altera 编写 设计方法
上传时间： 2017-01-10
上传用户：whenfly
modelsim使用教程，属于入门内容，包括最基本的安装、仿真内容
标签： modelsim 使用教程
上传时间： 2013-11-27
上传用户：hullow
关于altera公司产品的一些常见时序特征及问题（英文版电子书PDF格式）
标签： altera 时序 特征
上传时间： 2014-06-14
上传用户：jqy_china
Modelsim FLI接口设计实例，适合学习Modelsim fli接口编程者学习。
标签： Modelsim FLI 接口 设计实例
上传时间： 2014-10-30
上传用户：exxxds
Altera FPGA_CPLD设计 基础篇
标签： FPGA_CPLD Altera
上传时间： 2013-12-23
上传用户：BIBI
altera官方网站上资料的示例代码Quartus II Software Design Series Foundation
标签： Foundation Software Quartus altera
上传时间： 2014-12-05
上传用户：小鹏
