altera i2c slave ip核verilog 编写
上传时间： 2013-12-09
上传用户：nanxia
This an exercise in using finite state machines.基于ALTERA的DE2开发 平台，设计一个有限状态机FSM(finite state machines).
标签： exercise machines ALTERA finite
上传时间： 2013-12-28
上传用户：邶刖
Simulation with Modelsim Simulation with Modelsim.rar
标签： Simulation Modelsim with
上传时间： 2013-12-10
上传用户：Ants
modelsim + debussy脚本
上传时间： 2016-06-11
上传用户：changeboy
modelsim+dc开发的4级流水线结构的MIPS CPU，完成基本的逻辑运算和跳转。测试程序为希尔排序，结果正确。
上传时间： 2014-01-03
上传用户：love_stanford
Altera usb blaster 资料
上传时间： 2013-12-18
上传用户：黄华强
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
altera公司max2系列开发板原理图，希望大家喜欢。
上传时间： 2016-06-14
上传用户：bcjtao
Altera公司调试CPLD/FPGA用的USBblaster的制作文档，很详细的，已经实践过，绝对没有问题
标签： USBblaster Altera CPLD FPGA
上传时间： 2013-12-25
上传用户：huannan88
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一 个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK调制解调系统。用Altera公司的FPGA开发平台Quartus II 3.0实现了一 个对基带信号的DPSK调制解调系统模型的仿真。
上传时间： 2016-06-15
上传用户：shawvi
