虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

mips-nptl

  • U-Boot在64位多内核MIPS处理器上的移植

    该文档为U-Boot在64位多内核MIPS处理器上的移植总结文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,

    标签: U-Boot

    上传时间: 2022-07-28

    上传用户:

  • 基于ARM的数字图像采集系统的研究.rar

    基于ARM的数字图像采集系统的硕士论文 ARM-PowerPC-ColdFire-MIPS

    标签: ARM 数字图像 采集系统

    上传时间: 2013-07-24

    上传用户:lishuoshi1996

  • 基于FPGA的MIPS_CPU的设计.rar

    本文完成了对MIPS-CPU的指令集确定,流水线与架构设计,代码编写,并且在x86计算机上搭建了称为gccmips_elf的仿真系统,完成了对MIPS-CPU硬件系统的模拟仿真,最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定,完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图;根据MIPS-CPU的指令集的模式,完成了对不同模式下的指令的分析,给出了相应的取指,译码,产生新的程序存储器寻址地址,执行,数据存储器与寄存器文件回写的控制信号,完成取指令模块,译码模块,执行模块,数据回写等模块代码的编写,从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险,分析了在不同流水线阶段可能存在的竞争与冒险,对引起竞争与冒险的原因进行了确定,并通过增加一些电路逻辑来避免竞争与冒险的发生,完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写,从而解决了竞争与冒险的问题,使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建,该仿真器用来对应用程序进行编译,链接与执行,生成相应汇编语言程序以及向量文件(16进制机器码);并且同时产生相关的Modelsim仿真,及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统,模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II软件进行了编译与验证,对设计的MIPS-CPU的资源使用,关键路径上的时序,布线情况进行了分析,最终完成各个指标的检查,并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试,结果表明设计的MIPS-CPU功能正常,满足约束,指标正确。 @@关键词 MIPS;流水线;竞争与冒险;仿真器;FPGA

    标签: MIPS_CPU FPGA

    上传时间: 2013-07-31

    上传用户:gjzeus

  • 基于ARMLinux的多道脉冲幅度分析器数字系统设计

    随着电子技术的不断发展,各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大,人机交互不友好,不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展,以ARM为核的处理器技术的应用领域不断扩大,相比较单片机而言,它的主频高、运算速度快,可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小,适合于功耗要求比较苛刻的地方,这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时,由于以ARM为核的处理器具有丰富的外设资源,这样就简化了外设电路及芯片的使用,降低了功耗并增强了产品的信赖性。另外,ARM芯片可以方便的移植操作系统,为多道脉冲幅度分析器多任务的管理和并行的处理,甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外,还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑,两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带;小型化除了要求采用微功耗的器件,还要求电路板的尺寸尽量的小且所用元件尽量的少,但小型化的同时必须保持系统的智能化,即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中,几乎所有的控制都可以用控制芯片来实现,如阈值设定、自动稳谱以及多道数据采集,在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效,可修改性强,支持多种体系结构的处理器等,使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛,从x86、MIPS、POWERPC到ARM,以及其他许多硬件体系结构。目前在世界范围内,ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场,ARM处理器及技术的应用几乎已经深入到各个领域,例如:工业控制,无线通讯,网络,消费类电子,成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines,先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统,以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路,中央处理器模块,显示模块,用户交互模块,存储模块,网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410,并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构,这样增加了系统可靠性,提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心,A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器),在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒),满足了系统最低转换时间≤5 μs的要求,并且控制简单,简化了外部接口电路。由于SD(Secure Digital Card,安全数码卡)卡存储容量大、携带方便、成本低等优点,所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包,为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display,液晶显示)屏作为人机交互的显示部分,并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分,这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输,系统设计中采用XML(Extensible Markup Language,可扩展标记语言)格式来组织传输的数据,通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程,来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。

    标签: ARMLinux 多道 分析器 脉冲幅度

    上传时间: 2013-04-24

    上传用户:tzl1975

  • 基于FPGA技术的高性能AES_CBC算法的实现研究

    AES是美国于2000年10月份确立的高级加密标准,该标准的反馈链路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键,要保证在公众网上传输的信息不被窃取和偷听,必须对数据进行加密。在不影响网络性能的前提下,快速实现数据加密/解密,对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中,最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06,用汇编语言编写程序,全部资源用于加密解密,最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明,即使开发的路由器本身就基于高性能的双64位MIPS网络处理器,软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下,在深入研究影响硬件快速实现AESCBC难点基础上,设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案,在设计中采用加密解密和密钥展开并行工作,实现了在线提供子密钥。在解密中采用了双队列技术,实现了报文解密和子密钥展开协调工作,提高了解密速度。 本文在quartus全面仿真设计方案的基础上,全面验证了硬件实现AESCBC方案的正确性,全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题,提出改善流水线性能的方案,设计出报文级并行加密解密方案,并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps,单一模块解密速度达到900Mbps,多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法,只能通过仿真验证其功能的正确性,还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec,还要进一步开发基于FPGA的技术。总之,为了适应路由器发展的需求,还有很多技术需要研究。

    标签: AES_CBC FPGA 性能 实现研究

    上传时间: 2013-05-29

    上传用户:wangzhen1990

  • 基于DSP和FPGA的自动指纹识别系统硬件设计与实现

    随着计算机与信息技术的发展,生物特征识别技术受到了广泛的关注。指纹识别是生物特征识别中的一项重要内容,一直以来是国内外的研究热点。 嵌入式自动指纹识别是指指纹识别技术在嵌入式系统上的应用。传统的嵌入式自动指纹识别系统多采用单片DSP或MIPS处理器来完成算法,由于DSP或MIPS处理器只能根据程序顺序执行,在指纹匹配过程中只能和整个库中的指纹进行一一匹配,因此这类系统在处理较大指纹库时下匹配时间相当长。为了克服这个缺点,本文构建了浮点DSP和FPGA协同处理构架的硬件平台,充分利用DSP在计算上的精确度和FPGA并行处理的特点,由DSP和FPGA共同处理匹配算法。 本文的主要工作如下: 1.设计了一个硬件系统,包括DSP处理器、FPGA、指纹传感器、人机交互接口和USB1.1接口。同时,还设计了各硬件模块的驱动程序,为应用程序提供控制接口。由于系统中DSP工作频率为300MHz,其中某些器件的工作频率达到了100MHz,因此本文还给出了一些信号完整性分析和PCB设计经验。 2.编写了Verilog程序,在FPGA中实现了9路指纹的并行匹配。由于FPGA本身的局限性,实现原有匹配算法有很大困难。在简化原有匹配算法的基础上本文提出了便于FPGA实现“粗匹配”算法。此外,还设计了用于和DSP通信的接口模块设计。 3.完成了系统应用程序设计。在使用uC/OS-Ⅱ实时操作系统的基础上设计了各系统任务,通过调用驱动程序控制和协调各硬件模块,实现了自动指纹识别功能。为了便于存放指纹特征信息,设计了指纹库数据结构,实现了指纹库添加、删除、编辑的功能。 最终,本系统实现了高效、快速的进行指纹识别,各模块工作稳定。同时,模块化的软硬件设计使本系统便于进行二次开发,快速应用于各种场合。

    标签: FPGA DSP 自动 指纹识别系统

    上传时间: 2013-06-05

    上传用户:guanliya

  • 基于FPGA的32位RISC处理器设计与实现

    随着SOC技术、IP技术以及集成电路技术的发展,RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用,特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术文献的基础上,总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构,包括总线结构,流水线处理的原理,以及流水线数据通路和流水线控制的原理;并详细分析了该设计采用的指令集——MIPS指令集的内在结构。设计出了一个32位RISC软核处理器,这个软核处理器采用五级流水线结构,能完成加法、减法、逻辑与、逻辑或、左移右移等算术逻辑操作,以及它们的组合操作。通过软件仿真和在Altera的FPGA开发板上进行验证,证明了所设计的32位RISC处理器能准确的执行所选用的MIPS指令集,运行速度能达到30MHz,功能良好。 通过对所设计对象特点及其可行性的研究,选用了Altera公司QuartusⅡ软件作为设计与仿真验证的环境。在设计方法上,该课题采用了自顶向下的设计方法。在设计过程中采用了边设计边验证这种设计与验证相结合的设计流程,大大提高了设计的可靠性。该课题在设计过程中还提出了两个有效的设计思路:第一是在32位寄存器的设计中利用FPGA的内部RAM资源来设计,减少了传输延时,提高了运行速度,并大大减少了对FPGA内部资源的占用;第二是在系统架构上采用了柔性化的设计方法,使得设计可以根据实际的需求适当的增减相应的部件,以达到需求与性能的统一。这两个方法都有效地解决了设计中出现的问题,提高了处理器的性能。

    标签: FPGA RISC 处理器

    上传时间: 2013-07-21

    上传用户:caozhizhi

  • ARM9基础实验学习教程

    嵌入式系统组成的核心部件是各种类型的嵌入式处理器/DSP。随着嵌入式系统不断深入到人们 生活中的各个领域,嵌入式处理器也进而得到前所未有的飞速发展。目前据不完全统计,全世界嵌入 式处理器/DSP 的品种总量已经超过1500 多种,流行体系结构也有近百个系列,现在几乎每个半导 体制造商都生产嵌入式处理器/DSP,越来越多的公司有自己的处理器/DSP 设计部门。 嵌入式微处理器技术的基础是通用计算机技术。现在许多嵌入式处理器也是从早期的PC 机的 应用发展演化过来的,如早期PC 诸如TRS-80、Apple II 和所用的Z80 和6502 处理器,至今 仍为低端的嵌入式应用。在应用中,嵌入式微处理器具有体积小、重量轻、成本低、可靠性高的优 点。嵌入式处理器目前主要有Am186/88、386EX、SC-400、Power PC、68000、MIPS、ARM 等系列。

    标签: ARM9 基础实验 教程

    上传时间: 2013-07-15

    上传用户:wanqunsheng

  • UBOOT 源码

    uboot 源代码,引导mips arm 等CPU的启动软件

    标签: UBOOT 源码

    上传时间: 2013-04-24

    上传用户:zjt20011220

  • 硬件电路设计之主芯片选型

    硬件电路设计之主芯片选型 平台的选择很多时候和系统选择的算法是相关的,所以如果要提高架构,平台的设计能力,得不断提高自身的算法设计,复杂度评估能力,带宽分析能力。 常用的主处理器芯片有:单片机,ASIC,RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH ),DSP和FPGA等,这些处理器的比较在网上有很多的文章,在这里不老生常谈了,这里只提1个典型的主处理器选型案例

    标签: 硬件电路设计 芯片选型

    上传时间: 2013-11-05

    上传用户:HGH77P99