max-plus2 编写的3-8译码器
上传时间： 2016-05-17
上传用户：小眼睛LSL
Ex3-23 亲兄弟问题 « 问题描述： 给定n 个整数0 1 1 , , , n- a a a 组成的序列。序列中元素i a 的亲兄弟元素k a 定义为： min{ | } k i j n j j i a = a a ³ a < < 。 亲兄弟问题要求给定序列中每个元素的亲兄弟元素的位置。元素i a 的亲兄弟元素为k a 时，称k 为元素i a 的亲兄弟元素的位置。当元素i a 没有亲兄弟元素时，约定其亲兄弟元素 的位置为-1。 例如，当n=10，整数序列为6，1，4，3，6，2，4，7，3，5 时，相应的亲兄弟元素位 置序列为：4，2，4，4，7，6，7，-1，9，-1。 « 编程任务： 对于给定的n个整数0 1 1 , , , n- a a a 组成的序列，试用抽象数据类型栈，设计一个O(n) 时间算法，计算相应的亲兄弟元素位置序列。 « 数据输入： 由文件input.txt提供输入数据。文件的第1 行有1 个正整数n，表示给定给n个整数。 第2 行是0 1 1 , , , n- a a a 。 « 结果输出: 程序运行结束时，将计算出的与给定序列相应的亲兄弟元素位置序列输出到output.txt 中。 输入文件示例 输出文件示例 input.txt 10 4 2 4 4 7 6 7 -1 9 -1 output.txt 6 1 4 3 6 2 4 7 3 5
上传时间： 2013-12-17
上传用户：shizhanincc
本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时,（hh,hl,ml,mh,sh,sl）--时，分，秒显示信号。 校时的时候，秒清零。
上传时间： 2013-12-06
上传用户：x4587
MAX+Plus2高级使用介绍和案例VHDL程序
上传时间： 2013-12-12
上传用户：英雄
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
上传时间： 2013-12-23
上传用户：yimoney
个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功
上传时间： 2013-12-26
上传用户：manking0408
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
上传时间： 2016-06-14
上传用户：tzl1975
在MAX+PLUS II环境下用VHDL编写的加法器
上传时间： 2016-06-14
上传用户：zhangzhenyu
Applications of min-cut model.
标签： Applications min-cut model of
上传时间： 2016-06-21
上传用户：chongcongying
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.
上传时间： 2016-06-22
上传用户：AbuGe
