mil-std一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标\r\n准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解\r\n决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到\r\n民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。\r\n在对M几STD一1553B数据总线协议进行研究后，参考国外一些芯片的功能结\r\n构，结合EDA技术，本论文提出了基于FPGA的1553B总线接口芯片的设计方案。\r\n在介绍了总线
上传时间： 2013-08-26
上传用户：manlian
介绍了美军标mil-std-188-110C定义的短波波形，阐述了Turbo均衡原理并详细介绍了基于MMSE的线性Turbo均衡算法，对mil-std-188-110C中定义的波形5在12 kHz和24 kHz带宽的情况下应用Turbo均衡进行仿真，验证Turbo均衡技术在宽带短波波形中的应用效果。
上传时间： 2013-10-24
上传用户：498732662
通过对mil-std-1553B总线的研究，实现远程终端（RT）与总线控制器（BC）之间高效、可靠的数据通信，提出了一种基于SM61580的mil-std-1553B总线终端设计方案。选用SM61580芯片，利用SM7C133存储功能，并结合MSP430F247的控制优势，采用透明模式连接芯片与处理器，实现1553B总线终端设计。该1553B总线终端系统的应用具有普遍的实用性。
上传时间： 2013-10-16
上传用户：dave520l
mil-std一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标 准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解 决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到 民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。 在对M几STD一1553B数据总线协议进行研究后，参考国外一些芯片的功能结 构，结合EDA技术，本论文提出了基于FPGA的1553B总线接口芯片的设计方案。 在介绍了总线控制器BC、远程终端RT的结构和功能后，给出了基于FPGA的BC、 RT的具体模块设计，通过工作方式选择可以配置接口工作在哪种终端模式。每个 终端的设计都给出了详细的逻辑结构、设计流程和功能仿真结果分析，最后通过 EDA工具的优化及综合后，在XIL刀呵X巧rtex一4上得以实现。 通过在标准1553B接口板和本设计实验板对接搭建的测试环境中进行各项功 能测试，表明此设计可以在BC胭汀两种模式下工作，能处理多种消息格式并且具 有较强的检错能力，能应付总线上传输的各种消息格式，验证的结果表明本文提 出的设计方案是合理的。
上传时间： 2014-01-04
上传用户：www240697738
mil-std-1553B总线技术说明书。被利用在美国和发达国家的军事平台下。还可用于测试设备及模拟器和训练器。非常难找。珍藏的。
上传时间： 2014-03-10
上传用户：龙飞艇
MIL STD 498 - SOFTWARE DEVELOPMENT AND DOCUMENTATION
标签： DOCUMENTATION DEVELOPMENT SOFTWARE MIL
上传时间： 2017-03-26
上传用户：LIKE
mil-std-1553B代码，欢迎大家下载！
上传时间： 2014-11-21
上传用户：redmoons
1553B总线是MIL－STD－1553总线的简称，其中B就是BUS，mil-std-1553总线是飞机内部时分制命令/响应式多路复用数据总线。1553B数据总线标准是20世纪70年代由美国公布的一种串行多路数据总线标准。1553B总线能挂31个远置终端，1553B总线采用指令/响应型通信协议，它有三种终端类型：总线控制器（BC）、远程终端（RT）和总线监视器（BM）；信息格式有BC到RT、RT到BC、RT到RT、广播方式和系统控制方式；传输媒介为屏蔽双绞线，1553B总线耦合方式有直接耦合和变压器耦合；1553B总线为多冗余度总线型拓扑结构，具有双向传输特性，其传输速度为1Mbps传输方式为半双工方式，采用曼彻斯特码进行编码传输。
上传时间： 2014-01-18
上传用户：13681659100
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以mil-std-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
本论文在详细研究mil-std-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
