10位，深度为4096，有符号数，正弦表，mif文件，可导入quartus II生成ROM。
上传时间： 2020-04-23
上传用户：xflly
IAR ARM 破解文件绝对好用，我试验过，请下载WRARM4.42的30天限制版然后用这个破解文件生成注册码和序列号具体过程请看说明。
上传时间： 2017-01-05
上传用户：wanghui2438
这是一些ANTLR parser generator的grammar文件的例子，这些grammar文件生成用各种语言写的编译各种语言的编译器
标签： generator grammar parser ANTLR
上传时间： 2017-02-06
上传用户：llandlu
文件夹加密工具(开源代码) 软件作者：dyforc 发现文件夹加密的软件较少，而且都不大适合我用，所以写了一个。主要是对指定文件夹和其子目录下所有文件加密。 用到的加密算发是RC4。 本程序特色： 1. 可以指定加密长度（即只对文件的一部分进行加密），（对大文件加密很有用） 2. 可以随机生成动态密钥 （即使加密目录下某个文件的加密密钥被破解了，不影响目录下其他加密过的文件，因为每个文件加密密钥不同，都由输入的密钥随机计算产生） 3. 可以随机化文件名，对文件生成MD5，以此来保障解密成功。 4. 加解密过程中程序允许执行指定脚本。
上传时间： 2017-08-19
上传用户：love_stanford
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
该文件是器件官方元件封装的文件，用cadence，打开后缀为bxl的文件。 下载的Ultra Librarian 软件； Ultra Librarian提供了一个基于云的库，该库中有超过 8 百万种符号、封装，以及带有供货商 ECAD 中性数据输出选择的 3D 模型。该库以业内最大的 ECAD 元器件库为后盾，代表了 400 多家制造商。轻松找到您所需的零件，导出至 22 种不同的 CAD 工具。该库每天更新，为您提供满足 PCB 设计需求的最准确零件。 打开 Ultra Librarian软件，导入bxl后缀文件，选择需要转换的文件类型，最后导出文件。 然后就可以用cadence或者AD打开该库。该文件生成edf和cfg文件。 再用orcad capture cis软件打开，file>import design >edif> open(edf) configation(cfg)然后就可以生成dns工程，就会在目标路径下产生olb和obk文件，是原理图文件，可以用orcad capture cis软件打开。 附加导入Altium Designer：首先，按照所给链接下载ULib文件，解压，并将解压后的文件安装。打开桌面上的Ultra应用程序。打开后弹出一个对话框，选择继续免费使用。然后弹出主程序窗口，在步骤一里面加载我们需要转换的BXL文件。并且在下面选择Altium designer，。选择步骤三的export to selected tools ，并生成一个log.txt文件。用AD打开刚生成的UL_Import.PrjScr文件，。打开工程文件后，并将鼠标光标移动到UL_Import.Pas文件下且选中。点击箭头所指运行按钮。在弹出的对话框UL Import下，选择刚生成的LOG.txt文件。最后点击输出start import按钮，即可把bxl库文件转换为AD封装库文件。生成的库文件。
上传时间： 2022-06-01
上传用户：xsr1983
如何使Cir文件进行PSPice仿真当Orcad仿真库中找不到某些器件的时候，我们可以从这些器件的厂家网站上下载“.cir”格式的Spice Model，下面介绍一下如何使用这些“.cir”文件进行仿真。以AD620.cir为例：1.下载Cir文件：从AD的网站上下载AD的cir格式文件，内容如下：由PSPice Library 文件生成Capture Lib文件（.olb）File->Export to capture part library…本案例中源文件为：CAOrCADIOrCAD_10.5New_Lib_Files\AD620XAD620.Lib本案例中目标文件为：C:\OrCAD\OrCAD_10.5\tools\capturelibrary\pspice\New_Models\AD620.olb在完成本操作后，就可以在Capture中使用AD620的库绘制需要仿真的原理图了。
上传时间： 2022-07-03
上传用户：
PRL文件是存储在UIM卡上的一个参数文件，全称为：Preferred Roaming List，中文名称为“优选漫游列表”。 PRL系统软件工作原理为：读取特定的二进制文件，此二进制文件包含与本地运营商签订有C网网络漫游协议的其它国家运营商列表及相关网络参数（如SID及频率），并根据此二进制文件生成短信，用一种特殊格式的短信下发至用户手机，手机和UIM卡对特殊短信进行处理，完成PRL信息更新。 目前PRL文件中存储的是与中国电信签订协议的国外运营商、中国电信800M/450M网络的频点信息、EVDO的频点信息。
上传时间： 2013-12-19
上传用户：zhf01y
使用EJB开发的图书馆读者信息管理系统，请用户使用所带的SQL文件生成所需数据库
上传时间： 2014-11-11
上传用户：zhuoying119
64位的DES加密解密，加密111文件生成222,解密生成
上传时间： 2014-10-25
上传用户：linlin
