针对传统的max-log-map译码算法时效性差、存储空间开销大的特点，本文对传统的max-log-map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图，便于DSP实现；将原始帧均分为多个子块，设计子块间的并行运算以减小系统延迟；子块内采取进一步地优化措施，以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。
标签： max-log-map DSP 译码算法
上传时间： 2013-11-08
上传用户：a296386173
Max Log MAP decoding
上传时间： 2017-04-12
上传用户：kbnswdifs
max-log-map算法的C语言的实现，能计算出所需要的LLR，做出软判决和硬判决。
标签： max-log-map C语言 算法
上传时间： 2017-06-10
上传用户：comua
max-log-map,DVB-RCS,Turbo,译码,程序
标签： max-log-map DVB-RCS Turbo 译码 程序
上传时间： 2018-12-20
上传用户：digitallife_wj
程序包括Turbo 码的编码与译码算法.Turbo 码译码算法包括LOG-MAP和SOVA.
上传时间： 2014-01-08
上传用户：lifangyuan12
这是log-map或者说是软输出维特比算法的一个实现。
上传时间： 2015-04-18
上传用户：xauthu
基于logmap算法的vhdl的实现。 通信系统的log—map算法数字vhdl的实现
上传时间： 2015-05-18
上传用户：时代电子小智
turbo code log-map descdent decode
标签： descdent log-map decode turbo
上传时间： 2016-01-13
上传用户：lijianyu172
本文以Turbo码译码器的FPGA实现为目标，对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究，并用C语言对其MAP译码算法进行了验证仿真，接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。 最后，考虑到硬件实现的简化，max-log-map算法成为了本文的硬件实现方案。本文采用了模块化设计，在对各个模块进行设计的基础上提出了一些改进的方案，对Turbo码编码器设计中的同步问题进行了改进，对分块并行Turbo码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方去，通过功能模块分割，合理设置系统参数，并通过模块之间的参数传递，使Turbo码编译码器具有较好的灵活性。
上传时间： 2013-04-24
上传用户：wengtianzhu
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构和交织算法。然后重点分析了MAP译码算法，Log-MAP译码算法和：max-log-map译码算法，并对三种译码算法进行了详细的理论推导和计算复杂度的定量分析比较，对影响Turbo码译码性能的主要因素进行了MATLB仿真分析。 论文在深入分析比较上述三种译码算法的基础之上，选择max-log-map译码算法进行了Turbo码译码器的FPGA设计实现。主要针对FPGA实现的数据量化、定点数据表示方式、max-log-map算法子译码器关键运算单元的FPGA设计和基于3GPP标准的Turbo码译码器的内交织的FPGA设计进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了功能时序验证和FPGA定点仿真测试。
上传时间： 2013-07-09
上传用户：caixiaoxu26
