随着芯片设计技术的快速发展，基于SoC的开发平台已成为IC设计业界的热点，对SoC应用设计平台需求越来越多，同时对其性能要求也越来越高。因此本文提出了一种基于leon3的精简的，灵活的，高性能的硬件平台的搭建方案，通过介绍基于32位的开源leon3处理器，并将其与其他开源处理器比较，讨论了leon3在开源，配置灵活以及强大的功能等方面的优势，最后通过在leon3平台运行流水灯程序，验证了平台的可行性，达到预期效果。
上传时间： 2013-11-18
上传用户：gundamwzc
leon3 SOC GRlip IP core. Memory controller.
标签： controller Memory leon3 GRlip
上传时间： 2015-11-17
上传用户：wcl168881111111
Clock gating logic for leon3 processor.
标签： processor gating Clock leon3
上传时间： 2014-01-19
上传用户：yulg
leon3 patch for altera ep1c20 FPGA.
上传时间： 2015-11-17
上传用户：zmy123
leon3 SOC environment, PCI bridges.
标签： environment bridges leon3 SOC
上传时间： 2013-12-12
上传用户：wfl_yy
This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOTE: the test bench cannot be simulated with DDR enabled because the Altera pads do not have the correct delay models. * How to program the flash prom with a FPGA programming file 1. Create a hex file of the programming file with Quartus. 2. Convert it to srecord and adjust the load address: objcopy --adjust-vma=0x800000 output_file.hexout -O srec fpga.srec 3. Program the flash memory using grmon: flash erase 0x800000 0xb00000 flash load fpga.srec
标签： Development Startix2 tailored Altera
上传时间： 2014-01-19
上传用户：chongcongying
这是leon3处理器的交叉编译链，包括基于leon3的gcc，newlib，binutils，gdb等
上传时间： 2013-12-22
上传用户：jackgao
最新版的BCC, bcc-src-1.0.29c.rar,基于sparc平台处理器leon2,leon3,v7,v8等系列的linux环境下交叉编译工具
上传时间： 2013-12-23
上传用户：gaome
leon3 source code 虽然gaisler网站上有下载，但是提供此代码，希望能与更多的朋友一起学习leon
上传时间： 2017-01-30
上传用户：朗朗乾坤
leon3 & GPLIB libraries for CYGWIN/UNIX
标签： libraries CYGWIN leon3 GPLIB
上传时间： 2014-01-14
上传用户：shus521
