FPGA驱动lED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制.
上传时间： 2013-08-10
上传用户：Amygdala
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的lED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
FPGA分频 控制4个lED连续闪烁 形成累加的效果
上传时间： 2013-08-23
上传用户：daguogai
上海外滩看到的最大的lED显示屏的内核源代码，主要是完成视频信号的远距离传输的编解码与接口转换
上传时间： 2013-08-28
上传用户：LIKE
BulkIn是FPGA向CY7C68013发送数据\r\nBulkOut是FPGA从CY7C68013接收数据,可以用lED显示\r\n
上传时间： 2013-08-30
上传用户：anng
一个fpga开发板的原理图，此板具有lED灯、ram、flash
上传时间： 2013-08-31
上传用户：gxf2016
本压缩文件包含：使用VHDL来实现对lED的静态显示，实现对lED的动态显示。
上传时间： 2013-08-31
上传用户：shaoyun666
工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），lED显示出来，牵涉到数码管的轮流点亮，以及lED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。\r\n开始测试：\r\n 按下按键，应该可以见到lED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后，\r\n lED熄灭，数码管有数字显示，此为时间值，单位为秒，与
上传时间： 2013-09-05
上传用户：123454
集中了十几个vhdl经典程序,如lcd,lED控制程序和多种接口程序
上传时间： 2013-09-06
上传用户：Huge_Brother
MSP430控制lED代码及原理图(PROTEL格式）
上传时间： 2013-09-10
上传用户：butterfly2013
