无MCU的USB2.0设备控制器IP设计与验证
上传时间： 2013-10-27
上传用户：zouxinwang
altium dedigned 安装地址！
标签： Altium_Designer 10.0 破解版
上传时间： 2013-11-06
上传用户：ztj182002
介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计，并用ModelSim仿真测试，验证其正确性；利用嵌入式SOPC开发工具，在开发板上完成触控屏显示驱动及其控制模块的系统设计，给出系统硬、软件设计，实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性，具有一定的使用范围和应用价值。
上传时间： 2013-12-24
上传用户：sdq_123
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述，利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时，通过在ModeISim SE PLUS 6．0 上运行测试程序模块，得到了理想的仿真数据波形，从软件上证明了功能的实现。
上传时间： 2014-12-30
上传用户：himbly
针对区域内多个小区普查的需求，对复杂环境下低信噪比WCDMA小区搜索进行了针对性改进，采用差分相干累积以及RS软译码算法提高了低信噪比条件下WCDMA小区搜索性能并利用FPGA进行了工程实现，仿真计算和安捷伦E5515C的测试结果表明改进是有效的。
上传时间： 2013-11-18
上传用户：wxqman
提出了一种通过对信号的过采样方法,改善频偏估计;通过对同步信号的修改,在不影响定时同步性能的前提下,简化整个系统;通过对AWGN信道和多径衰落信道下的实验仿真结果的分析,可以看出此改进方法能够满足3GPP-LTE系统对小区搜索性能指标。
上传时间： 2013-12-11
上传用户：daoxiang126
介绍了SoPC（System on a Programmable Chip）系统的概念和特点，给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证，证明了所设计的UART IP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。
上传时间： 2013-11-12
上传用户：894448095
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-10-20
上传用户：lingfei
7.4 基于IP CORE的BLOCK RAM设计修改稿。
上传时间： 2013-11-07
上传用户：sammi
定制简单LED的IP核的设计源代码
上传时间： 2013-10-19
上传用户：gyq
