DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择：他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久，比最终产品的使用寿命都长。FPGA已占居较大的市场份额，因为其能提供比DSP处理器更好的吞吐量，而且没有ASIC的极大NRE和较长研制周期。 因此，常常将基于ARM的MCU和FPGA结合使用来实现这些设计，其中FPGA实现设计的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W)，且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz，而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想，成本也较高。尽管FPGA成本已迅速降低，但价格通常在10,000片左右就不再下降，因此仍比较昂贵。 新型可定制Atmel处理器（CAP）MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC，而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样，不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构（MPCF）ASIC技术，其门密度介于170K门/mm2与210K门/mm2之间，与基于单元的ASIC相当。例如，实现D触发器（DFF）的MPCF单元与标准的单元DFF都使用130nm的工艺，所用面积差不多相同。
上传时间： 2013-10-29
上传用户：xymbian
多媒体手机在满足传统语音通信的同时还必须提供稳定、高质量的多媒体表现，传统的单处理器方案不能满足这些并行任务的处理能力要求，采用具有视频、Java和安全专用硬件加速器的多处理器引擎系统级芯片能有效解决这些多媒体任务要求，并能有效降低系统功耗。 手机正在成为手持式娱乐中心，同时作为高端的宽带无线电话使用。用户携带手机是为了使用其无线功能，但同时也希望它具有PDA、MP3播放器、数码相机、摄像机、视频播放器和游戏机功能。然而，开发这样的一个多媒体设备具有更大的技术挑战，特别是在服务质量、反应速度和电池寿命等关键性能方面。解决这些问题的方法是将多个处理引擎集成到系统级芯片中。
上传时间： 2013-11-25
上传用户：yepeng139
LAXDK4.1P是多功能数字处理器，所有功能都通过双DSP处理实现。独立处理芯片实现全功能的参量均衡，精确分频，输出限幅。内置一个DSP效果器，包含两个独立的可编程引擎，分别处理回声、混响效果，实现无穷的效果组合。并且提供精确快速的反馈抑制功能。3路线路输入、背景音乐（BGM）功能，并带有同步视频切换。音乐通道配置7段全参量均衡适应千变万化的应用环境。话筒通道7段全参量均衡，配合优质话放电路带来清晰干净的演唱效果。超低音分频实现斜率、滤波器、上下限频点的全部可调，并配置3段参量均衡使调试更得心应手。独立中置输出通道，输出话筒直达声，并配置3段参量均衡大大提升演唱人声的表现能力。
上传时间： 2013-10-26
上传用户：herog3
目 录 ADI处理器简介 ADI嵌入式处理器产品系列2 市场和应用. 3 技术短训班与大学计划 . 4 在线培训 可视化学习与开发. 5 开发工具 CROSSCORE开发工具 . . 7 VisualDSP++集成开发环境 8 扩展的开发工具产品 . 12 CROSSCORE 开发工具选型表 13 Blackfin和SHARC处理器的软件模块 . 14 其它支持 第三方开发计划. . 16 平台与参考设计 . 16 EngineerZone 16 基准. . 17 产品介绍和选型表 Blackfin处理器家族 . . 20 Blackfin处理器家族选型表 . . 22 ADSP-BF504/ADSP-BF504F/ADSP-BF506F . 26 ADSP-BF512/ADSP-BF514/ADSP-BF516/ADSP-BF518 . . 28 ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ ADSP-BF526/ADSP-BF527 . . 30 ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ ADSP-BF549 32 ADSP-BF538/ADSP-BF538F . 34 ADSP-BF536/ADSP-BF537 . . 35 ADSP-BF534 37 ADSP-BF561 38 ADSP-BF531/ADSP-BF532 . . 39 ADSP-BF533 41 ADSP-BF535 43 SHARC处理器家族 44 SHARC处理器家族选型表 46 ADSP-21483/ADSP-21486/ADSP-21487/ADSP-21488/ ADSP-21489 48 ADSP-21478/ADSP-21479 . . 50 ADSP-21467/ADSP-21469 . . 52 ADSP-21371/ADSP-21375 . . 54 ADSP-21367/ADSP-21368/ADSP-21369 55 ADSP-21366 57 ADSP-21363/ADSP-21364 . . 58 ADSP-21266 59 ADSP-21262 60 ADSP-21261 61 ADSP-21161N . . 62 ADSP-21160 63 ADSP-21065L . . 64 SigmaDSP音频处理器 66 SigmaStudio. 66 SigmaDSP产品选型表 . 67 AD1940/AD1941 68 ADAU1401A . 69 ADAU1442/ADAU1445/ADAU1446 . . 70 ADAU1701/ADAU1702 . . 72 ADAU1761 . . 73 ADAU1781 . . 74 SigmaStudio. 75 SigmaDSP评估板 . . 76 TigerSHARC处理器家族 . . 77 TigerSHARC处理器家族选型表 . . 77 ADSP-TS203 78 ADSP-TS202 79 ADSP-TS201 80 ADSP-TS101 81 ADI补充处理器指南 监控器件与数字信号处理器 82 电源管理与数字信号处理器 84 低功耗立体声音频编解码器 86 单声道低功耗D类音频放大器 . . 86 立体声低功耗D类音频放大器 . . 86 多通道编解码器. . 87
上传时间： 2013-11-05
上传用户：金苑科技
如何使用S12X MCU 上的外设协处理器XGATE XGATE 是一个16 位的精简指令集内核（见图1-1 XGATE 编程模式）。内核拥有8 个16 位通用寄存器R0～R7，1 个程序计数器PC，一个4 位的条件码寄存器CCR。其中R0 恒为0，可用于对变量的快速清零或置位.
上传时间： 2013-10-18
上传用户：wangrong
LSI逻辑公司的低成本语音处理器 目前，对适合家庭和小办公室应用的Voice over IP (VoIP)的解决方案的需求在不断增长。市场需求的是非常低成本的两到四路语音话路。LSI逻辑公司的解决方案能够以非常低的成本却非常有效地处理高达四路的语音话路，并且可在电话适配器、宽带调制解调器以及路由器、网关中得到广泛应用。这些产品的基本组成部分包括语音处理子系统、主处理器、网络接口和用户线路接口（SLIC）设备。
上传时间： 2013-10-14
上传用户：acwme
ARM处理器的工作模式 ARM处理器状态 ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且，处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。但ARM微处理器在开始执行代码时，应该处于ARM状态。 ARM处理器状态 进入Thumb状态：当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到Thumb状态。此外，当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。 进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。此外，在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器模式 ARM微处理器支持7种运行模式，分别为：用户模式(usr)：ARM处理器正常的程序执行状态。快速中断模式(fiq)：用于高速数据传输或通道处理。外部中断模式(irq)：用于通用的中断处理。管理模式(svc)：操作系统使用的保护模式。数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。系统模式(sys)：运行具有特权的操作系统任务。定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。ARM处理器模式 ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的所有6种模式称之为非用户模式，或特权模式；其中除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及需要访问受保护的系统资源等情况。ARM寄存器 ARM处理器共有37个寄存器。其中包括：31个通用寄存器，包括程序计数器(PC)在内。这些寄存器都是32位寄存器。以及6个32位状态寄存器。 关于寄存器这里就不详细介绍了，有兴趣的人可以上网找找，很多这方面的资料。异常处理 当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。当一个异常出现以后，ARM微处理器会执行以下几步操作：进入异常处理的基本步骤：将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。将CPSR复制到相应的SPSR中。根据异常类型，强制设置CPSR的运行模式位。强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。如果异常发生时，处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。 ARM微处理器对异常的响应过程用伪码可以描述为： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；当运行于 ARM 工作状态时If == Reset or FIQ then；当响应 FIQ 异常时，禁止新的 FIQ 异常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：将连接寄存器LR的值减去相应的偏移量后送到PC中。将SPSR复制回CPSR中。若在进入异常处理时设置了中断禁止位，要在此清除。
上传时间： 2013-11-15
上传用户：hanbeidang
系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态，负责异常/中断处理，提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计，包括对特权寄存器写操作的实现，精确异常处理机制和全定制后端物理设计。关键词：32位嵌入式CPU，系统控制协处理器，精确异常处理，流水线，全定制MIPS体系结构中的系统控制协处理器简称CP0，它提供指令正常执行所需的环境，进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言，系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。
上传时间： 2014-11-22
上传用户：daijun20803
当今集成电路设计已经进入 SOC 时代，于是各公司针对自己的设计需求挑选一款性价比较高的处理器作为内核是一件非常重要的事情。下面将介绍一款集成了DSP 和MCU 功能的处理器ZSP neo 。ZSP neo 是一类新型的处理器，它在一个的内核中集成了DSP 和MCU 的功能。对于那些需要比现有8 位微控制器更高的控制处理性能，而又无需32 位微控制器的对成本敏感的应用来说，ZSP neo 是一个理想的选择。ZSP neo 针对其性能要求采用了相应的架构：·采用基于 RISC 的架构：处理器具有静态分支预测功能；所以程序员设计程序时无需考虑跳转延时。·采用了 Load-Store 架构：处理器对存储器的操作使用 load 和store 指令；操作不直接发生在存储器中。所有其他指令均为寄存器-寄存器操作；使用寄存器节省了存储器带宽。采用多种load/store 指令，这样优化了存储器操作；同时支持32 位和16 位的数据操作。处理器允许前推的灵活架构；功能单元的结果能够在下个周期无条件地被其他功能单元使用。
上传时间： 2013-10-19
上传用户：奔跑的雪糕
提出了一种基于LPC2142且具有USB (通用串行总线) 接口的高速数据采集卡的设计方案，给出了基于ARM7处理器LPC2142和FPGA芯片的软硬件设计方法，该设计方案解决了高速实时信号与接口总线之间的速度兼容问题。关键词 USB 高速数据采集卡 LabVIEW uC/OS-II 速度兼容
上传时间： 2013-11-09
上传用户：atdawn
