单源最短路径问题：给定带权有向图G=(V,E)。给定V中的一个顶点v，称为源。要计算从源到所有其它各顶点的最短路径长度。
标签： 最短路径
上传时间： 2014-12-02
上传用户：kbnswdifs
替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G F K P 明文 X Y Z T S V I HAVE A DREAM！# 密文？？ 用ARM编程实现替代加密。
标签： 加密
上传时间： 2016-07-17
上传用户：qq521
v-blast4x4_dast程序，用于mimo信道闭环系统中，加入旋转矩阵贺信道dast编码,用于提高信道容量和误比特性能
上传时间： 2016-07-18
上传用户：xiaoxiang
宿舍管理系统 华东师范大学第二专业班用V实现
上传时间： 2014-01-11
上传用户：exxxds
一个超前进位加法器（及其testbench) .v文件
上传时间： 2013-12-18
上传用户：chenbhdt
一个桶形移位寄存器的.v文件，含testbench
标签： 移位寄存器
上传时间： 2014-12-04
上传用户：lingzhichao
一个简单状态机的.v文件，含testbench
标签： 状态
上传时间： 2014-01-19
上传用户：netwolf
C编译器产生的可显示机器码/汇编代码文件,其中附有源C v: v: @8 g: X& z代码作为注释 : z! [3 \) O&...UWOW Grave Composer音乐模块(MOD)文件 + Q* T) \ z) R f$ a: H, iWP WordPerfect文档 H! t7 D2 |...
上传时间： 2013-12-14
上传用户：love_stanford
crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
上传时间： 2014-01-09
上传用户：181992417
数字计算机的设计coric,利用 verilog实现,格式为.v格式.详细见文件注释
上传时间： 2013-12-20
上传用户：dongqiangqiang
