虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

high-speed-serialIO

  • Cypress - EZ-USB FX2LP™ USB Microcontroller High-Speed USB Peripheral Controller

    Cypress - EZ-USB FX2LP™ USB Microcontroller High-Speed USB Peripheral Controller

    标签: Microcontroller Controller High-Speed Peripheral

    上传时间: 2017-08-15

    上传用户:ippler8

  • Supplemental information for a high-speed serial bus that integrates well with most IEEE standard 3

    Supplemental information for a high-speed serial bus that integrates well with most IEEE standard 32-bit and 64-bit parallel buses is specified. It is intended to extend the usefulness of a low-cost interconnect between external peripherals, IEEE Std 1394-1995. This standard follows the ISO/IEC 13213:1994 Command and Status Register (CSR) architecture.

    标签: Supplemental information high-speed integrates

    上传时间: 2014-03-07

    上传用户:jjj0202

  • High Speed Serdes Design and Connectors

    HIGH SPeed serdes designs and connectors and simulation models simulations used in signal Integrity and also has practical evaluation aof all connectors

    标签: Si HighSpeed

    上传时间: 2015-04-09

    上传用户:1234wei

  • AM26C31CLow Power, I CC = 100 ƒ ⊂ A Typ Operate From a Single 5-V Supply High Spee

    AM26C31CLow Power, I CC = 100 ƒ ⊂ A Typ Operate From a Single 5-V Supply High Speed, t PLH = t PHL = 7 ns Typ Low Pulse Distortion, t sk(p) = 0.5 ns Typ High Output Impedance in Power-Off Conditions Improved Replacement for AM26LS31

    标签: Operate Single Supply Power

    上传时间: 2014-01-20

    上传用户:gtzj

  • eSP268 USB 2.0 Camera Bridge Controller

    eSP268 is a USB 2.0 High-speed (HS) and Full-speed (FS) compatible PC cameracontro

    标签: Controller Camera Bridge eSP

    上传时间: 2013-06-06

    上传用户:ice_qi

  • Allegro pcb editor

    cadence allegro constraint manager high speed

    标签: Allegro editor pcb

    上传时间: 2013-07-21

    上传用户:ccsdebug

  • JPEG2000算术编码的研究与FPGA实现

    JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.

    标签: JPEG 2000 FPGA 算术编码

    上传时间: 2013-05-16

    上传用户:671145514

  • 80c51芯片中文资料

    80C51 8-bit microcontroller family 4K/128 OTP/ROM/ROMless low voltage 2.7V.5.5V, low power, high speed 33 MHz

    标签: 80c51 芯片

    上传时间: 2013-04-24

    上传用户:qweqweqwe

  • 基于FPGA的数字射频存储器设计

    数字射频存储器(Digital Radio FreqlJencyr:Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力,已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术,DRFM由于具有处理这些相干波形的能力,被越来越广泛地应用于电子对抗领域作为射频频率源。目前,国内外对DRFM技术的研究还处于起步阶段,DRFM部件在采样率、采样精度及存储容量等方面,还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理,在现有的研究基础上提出了一种便于工程实现的设计方法,给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位,具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波,用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器,采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片,从而大大降低了系统的功耗,提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真,仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比,具有更高的性能指标和优越性。

    标签: FPGA 数字射频 存储器

    上传时间: 2013-06-01

    上传用户:lanwei

  • ispLEVER Starter0

    简单的高速接口,FPGA和高速AD的接口编程-Simple high-speed

    标签: ispLEVER Starter0

    上传时间: 2013-08-01

    上传用户:h886166