高温超导（High Temperature Superconductor,HTS）磁阴电动机与传统磁阴电动机相比，能够以更小的体积和重量实现更大的输出功率、更高的功率因数和效率.国外有关超导磁阻电动机的研究目前还处于初级阶段，国内在这一领域更为滞后.论文以普通磁阻电动机的电磁关系为基础，结合超导材料特殊的电磁特性，初步提出了超导磁阻电动机电磁设计的一般原则;并尝试进行了一台额定功率为150W的内反应式HTS磁阻电动机的电磁设计.论文以实际设计的一台内反应式HTS磁阻电动机样机作为分析实例，基于第二类超导体临界态Kim模型和电磁场的有限元方法，提出了一般HTS磁阻电动机的内部磁场及交、直轴同步电抗的分析与计算方法.并在此基础上进一步研究了如何借助HTS磁阻电动机的电抗曲线分析HTS磁阻电动机的稳态工作特性.论文对常规磁阻电动机与HTS磁阻电动机进行了比较.计算结果表明，在电机尺寸、结构不变的前提下，超导磁阻电动机比常规磁阻电动机明显地提高了电机X/X值，因而以更小的尺寸获得了更大的输出转矩、更高的效率和功率因数，同时电机的稳定运行区间也有所增大.计算结果还表明，采用抗磁性更强的YBCO块材作为交轴阻磁介质，能够保证转子在获得较大的直、交轴磁阻差异的同时不必牺牲较大的极孤系数和气隙宽度，从而气隙磁密有较好的波形，电机具有较好的同步性能.论文也对几种具有相同定子但转子结构不同的HTS磁阻电动机做了比较，比较结果显示，ALA式HTS磁阻电动机比内反应式HTS磁阻电动机具有更大的输出转矩;当输出功率较大时，ALA结构的HTS磁阻电动机还比内反应结构具有更好的稳态工作特性.另外发现，thin-zebra ALA式HTS磁阻电动机的同步性能比thick-zebra ALA式HTS磁阻电动机更好.在进行内反应式HTS磁阻电动机的设计时，内反应槽既要尽量阻隔交轴磁通，又要分布的比较均匀，这样才能既获得足够的直、交轴同步电抗比，又削弱转矩脉动，从而最终改善电机的同步性能.
上传时间： 2013-04-24
上传用户：水中浮云
cadence allegro constraint manager high speed
上传时间： 2013-07-21
上传用户：ccsdebug
■ High Performance, Low Power AVR® 8-Bit Microcontroller ■ Advanced RISC Architecture –120 Powerful Instructions – Most Single Clock Cycle Execution –32 x 8 General Purpose Working Registers –Fully Static Operation
标签： Atmel
上传时间： 2013-06-01
上传用户：tccc
大量的电力电子装置及非线性负荷在电力系统中广泛的应用，使电能质量(Power Quality)问题日益突出。电能质量问题不仅危害电力系统本身的安全及电网的稳定运行，对系统中用户也造成严重威胁。因此，对电能质量的实时监测具有十分重要的意义。 论文首先介绍了电能质量的概念，分析了国内外电能质量监测的研究现状及开发新型电能质量监测装置的意义，同时对影响电能质量的指标参数的数字测量原理与算法进行了深入的研究。在此基础上，提出了以ARM9(s3c2410)芯片为CPU，以嵌入式Linux为软件核心的电能质量监测装置的总体设计思想。 论文建立了基于arm-1inux的嵌入式开发环境，完成了基本的硬件电路设计和软件设计。硬件设计方面，根据电力系统中数据采集和处理的实际特点，在前置测量采集模块中，采用了ADS7864芯片设计了多通道信号采样保持和快速转换电路；利用锁相环保证了多路信号的硬件同步采样；在通讯方式上，除了采用RS-232通讯方式外，还采用了以太网和USB通讯方式，从而提高了装置应用的灵活性。软件设计方面，依据装置所要实现的功能，剪裁并成功移植了嵌入式linux内核到ARM处理器中；完成了各应用程序的编制，给出了详细的程序流程图；设计了基于Qt/Embedde的人机交互界面(GUI)。 基于arm-linux嵌入式电能质量监测仪不仅数据处理功能强、人机交互性好、系统升级简单、还能进行远程监控。在此基础上可进一步开发，向微型化、高度智能化等方向发展，以满足不同场合的需求，具有较大的使用价值和广阔的应用前景。
上传时间： 2013-05-16
上传用户：frank1234
高精度Mosfet设计指南，很不错的资料-Mosfet design high-precision guide
标签： MOSFET
上传时间： 2013-05-25
上传用户：wsh1985810
UHF(Ultra High Frequency，超高频)RFID(Radio Frequency Identification，射频身份识别)技术是近几年刚刚开始兴起并得到迅速推广应用的一门新技术。该技术已被广泛应用于工业自动化、商业自动化、交通运输控制管理等众多领域。但是，基于超高频频段读写器的研制在我国尚处于起步阶段，传统的超高频读写器都是在单片机的基础上实现的，这类读写器很难实现复杂的多任务功能；随着经济的飞速发展，能够与网络互联并且带有操作系统的超高频读写器越来越受人们的青睐与追求。针对这些问题，本文设计并实现了一种基于ARMS3C2410微处理器和Linux操作系统的超高频读写器，主要内容有： (1)分析了射频识别技术的发展历程和前景，以嵌入式技术为研究背景，结合软硬件开发平台，给出了一种基于ARM和Linux的超高频读写器设计思路，指出了选题研究的目的和意义。 (2)阐述了超高频读写器的原理及其应用，分析了读写器和标签之间进行数据传输时所用到的相关技术；在给出超高频读写器主要技术性能指标及功能要求的基础上给出了基于ARMS3C2410和Linux超高频读写器系统的总体设计，同时对系统构建过程中所用到的软硬件进行了器件选型。 (3)实现了超高频读写器系统硬件电路的模块设计，主要包括主控电路模块、存储电路模块、电源模块、以太网模块、液晶显示模块以及射频收发模块；阐述了各模块的组成原理与实现方法，完成了硬件电路的原理图绘制及PCB制板。 (4)根据系统的软件需求，构建了一个进行嵌入式开发所需的软件平台。建立了交叉编译环境以及NFS开发调试环境；移植了系统启动所需的引导程序bootloader；实现了嵌入式Linux操作系统内核、文件系统的配置与移植；给出了Linux系统下典型设备(触摸屏、网络接口、LCD)驱动程序的移植方法。 (5)结合实验测试环境，对超高频读写器输出功率，读写器发送命令以及标签应答波形进行了测试与分析；对读写器的整机性能进行了联机测试，给出了读写器系统的实际运行效果图，同时对测试结果进行了总结。 实际应用结果表明，基于ARMS3C2410微处理器和Linux操作系统的超高频读写器能够实现接入网络的功能，其读写速度、识别率以及识别距离等技术性能指标均达到或优于设计标准要求，该读写器在与PC机连接的情况下能进行数据处理，样机系统运行稳定可靠，达到了预期的设计目标。
上传时间： 2013-07-25
上传用户：saharawalker
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
80C51 8-bit microcontroller family 4K/128 OTP/ROM/ROMless low voltage 2.7V.5.5V, low power, high speed 33 MHz
上传时间： 2013-04-24
上传用户：qweqweqwe
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
MPC755 and MPC745 PowerPC microprocessors are high-performance, low-power, 32-bit implementations of
上传时间： 2013-05-27
上传用户：330402686
