虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

high-Density

  • Allegro pcb editor

    cadence allegro constraint manager high speed

    标签: Allegro editor pcb

    上传时间: 2013-07-21

    上传用户:ccsdebug

  • Atmel产品的资料

    ■ High Performance, Low Power AVR® 8-Bit Microcontroller ■ Advanced RISC Architecture –120 Powerful Instructions – Most Single Clock Cycle Execution –32 x 8 General Purpose Working Registers –Fully Static Operation

    标签: Atmel

    上传时间: 2013-06-01

    上传用户:tccc

  • MOSFET

    高精度Mosfet设计指南,很不错的资料-Mosfet design high-precision guide

    标签: MOSFET

    上传时间: 2013-05-25

    上传用户:wsh1985810

  • 基于ARM和Linux的超高频读写器设计与实现

    UHF(Ultra High Frequency,超高频)RFID(Radio Frequency Identification,射频身份识别)技术是近几年刚刚开始兴起并得到迅速推广应用的一门新技术。该技术已被广泛应用于工业自动化、商业自动化、交通运输控制管理等众多领域。但是,基于超高频频段读写器的研制在我国尚处于起步阶段,传统的超高频读写器都是在单片机的基础上实现的,这类读写器很难实现复杂的多任务功能;随着经济的飞速发展,能够与网络互联并且带有操作系统的超高频读写器越来越受人们的青睐与追求。针对这些问题,本文设计并实现了一种基于ARMS3C2410微处理器和Linux操作系统的超高频读写器,主要内容有: (1)分析了射频识别技术的发展历程和前景,以嵌入式技术为研究背景,结合软硬件开发平台,给出了一种基于ARM和Linux的超高频读写器设计思路,指出了选题研究的目的和意义。 (2)阐述了超高频读写器的原理及其应用,分析了读写器和标签之间进行数据传输时所用到的相关技术;在给出超高频读写器主要技术性能指标及功能要求的基础上给出了基于ARMS3C2410和Linux超高频读写器系统的总体设计,同时对系统构建过程中所用到的软硬件进行了器件选型。 (3)实现了超高频读写器系统硬件电路的模块设计,主要包括主控电路模块、存储电路模块、电源模块、以太网模块、液晶显示模块以及射频收发模块;阐述了各模块的组成原理与实现方法,完成了硬件电路的原理图绘制及PCB制板。 (4)根据系统的软件需求,构建了一个进行嵌入式开发所需的软件平台。建立了交叉编译环境以及NFS开发调试环境;移植了系统启动所需的引导程序bootloader;实现了嵌入式Linux操作系统内核、文件系统的配置与移植;给出了Linux系统下典型设备(触摸屏、网络接口、LCD)驱动程序的移植方法。 (5)结合实验测试环境,对超高频读写器输出功率,读写器发送命令以及标签应答波形进行了测试与分析;对读写器的整机性能进行了联机测试,给出了读写器系统的实际运行效果图,同时对测试结果进行了总结。 实际应用结果表明,基于ARMS3C2410微处理器和Linux操作系统的超高频读写器能够实现接入网络的功能,其读写速度、识别率以及识别距离等技术性能指标均达到或优于设计标准要求,该读写器在与PC机连接的情况下能进行数据处理,样机系统运行稳定可靠,达到了预期的设计目标。

    标签: Linux ARM 超高频 读写器

    上传时间: 2013-07-25

    上传用户:saharawalker

  • JPEG2000算术编码的研究与FPGA实现

    JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.

    标签: JPEG 2000 FPGA 算术编码

    上传时间: 2013-05-16

    上传用户:671145514

  • 高吞吐量LDPC码编码构造及其FPGA实现

    低密度校验码(LDPC,Low Density Parity Check Code)是一种性能接近香农极限的信道编码,已被广泛地采用到各种无线通信领域标准中,包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个,分别是结合准循环(QC,Quasi Cyclic)移位结构的单次扩展构造和类似重复累积(RA,Repeat Accumulate)码构造。相应地,主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高,但是需要较多的寄存器和ROM资源;基于迭代译码的编码算法实现简单,但是吞吐量不高,且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后,结合编译码器综合实现的复杂度考虑,提出了一种切实可行的基于二次扩展(Dex,Duplex Expansion)的QC-LDPC码构造方法,以实现高吞吐量的LDPC码收发端;并且充分利用该类码校验矩阵准循环移位结构的特点,结合RU算法,提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法,是通过对母矩阵先后进行乱序扩展(Pex,Permutation Expansion)和循环移位扩展(CSEx,Cyclic Shift Expansion)实现的。在此基础上,为了实现可变码长、可变码率,一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于,固定循环移位扩展的扩展因子大小不变,支持多个乱序扩展的扩展因子,使得译码器结构得以精简;构造得到的码字具有近似规则码的结构,便于硬件实现;(伪)随机生成的循环移位系数能够提高码字的误码性能,是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用,使得实现复杂度近似与码长成正比。考虑到吞吐量的要求,新编码器结构完全抛弃了RU算法中串行的前向替换(FS,Forward Substitution)模块,同时简化了流水线结构,由原先RU算法的6级降低为4级;为了缩短编码延时,设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势:相比RU算法,新方案对可变码长、可变码率的支持更灵活,吞吐量也更大;相比基于生成矩阵的编码算法,新方案节省了50%以上的寄存器和ROM资源,单位资源下的吞吐量更大;相比类似重复累积码结构的基于迭代译码的编码算法,新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明,上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端,在实际应用中具有很高的价值。 目前,LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法,及其对应的编码算法,也必将成为信道编码理论未来的研究重点。

    标签: LDPC FPGA 吞吐量 编码

    上传时间: 2013-07-26

    上传用户:qoovoop

  • 80c51芯片中文资料

    80C51 8-bit microcontroller family 4K/128 OTP/ROM/ROMless low voltage 2.7V.5.5V, low power, high speed 33 MHz

    标签: 80c51 芯片

    上传时间: 2013-04-24

    上传用户:qweqweqwe

  • 基于FPGA的数字射频存储器设计

    数字射频存储器(Digital Radio FreqlJencyr:Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力,已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术,DRFM由于具有处理这些相干波形的能力,被越来越广泛地应用于电子对抗领域作为射频频率源。目前,国内外对DRFM技术的研究还处于起步阶段,DRFM部件在采样率、采样精度及存储容量等方面,还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理,在现有的研究基础上提出了一种便于工程实现的设计方法,给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位,具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波,用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器,采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片,从而大大降低了系统的功耗,提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真,仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比,具有更高的性能指标和优越性。

    标签: FPGA 数字射频 存储器

    上传时间: 2013-06-01

    上传用户:lanwei

  • 摩托罗拉MPC755和MPC745 PowerPC微处理器特性简介

    MPC755 and MPC745 PowerPC microprocessors are high-performance, low-power, 32-bit implementations of

    标签: MPC PowerPC 755 745

    上传时间: 2013-05-27

    上传用户:330402686

  • ispLEVER Starter0

    简单的高速接口,FPGA和高速AD的接口编程-Simple high-speed

    标签: ispLEVER Starter0

    上传时间: 2013-08-01

    上传用户:h886166