硬件描述语言,verilog hdL,实现了解码器的设计
标签： verilog hdL 硬件描述语言 解码器
上传时间： 2013-12-22
上传用户：sclyutian
Verilog hdL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
标签： Verilog hdL 语言 编写
上传时间： 2015-07-18
上传用户：yulg
Verilog hdL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
标签： Verilog Modsim iout hdL
上传时间： 2014-01-15
上传用户：lanwei
本原码是基于Verilog hdL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。
标签： Verilog FPGA hdL 语言
上传时间： 2015-08-04
上传用户：15071087253
本原码是基于Verilog hdL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传用户：mikesering
本文件提供了用verilog hdL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
标签： verilog 加法器 hdL 进位
上传时间： 2013-12-17
上传用户：ynwbosss
verilog hdL原码 一种简单的同步FIFO原码，可以被综合
标签： verilog FIFO hdL
上传时间： 2013-12-28
上传用户：qwe1234
hdL Synthesizer and Optimizer Modeling Style Guide
标签： Synthesizer Optimizer Modeling Guide
上传时间： 2013-12-30
上传用户：ippler8
用veilog hdL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错
标签： veilog hdL 译码 显示电路
上传时间： 2014-01-25
上传用户：gououo
advanced digital design with the verilog hdL
标签： advanced digital verilog design
上传时间： 2013-12-15
上传用户：爺的气质
