虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

h-jtag-V

  • H.264

    h.264文档学习,参考资料,比较全,内容新-h.264 document learning

    标签: 264

    上传时间: 2013-08-04

    上传用户:czl10052678

  • H.264编码解码器源码(c语言).zip

    可以用H.264编码解码器源码(c语言)

    标签: 264 zip 编码解码器 源码

    上传时间: 2013-07-08

    上传用户:wmwai1314

  • EasyJTAG-H

    EasyJTAG-H仿真器支持ARM7系列和ARM9的部分芯片,支持ADS1.2集成开发环境,该文档纤细介绍了其安装和应用。-EasyJTAG

    标签: EasyJTAG-H

    上传时间: 2013-05-31

    上传用户:sunjet

  • H.264帧内预测算法优化及几个重要模块的FPGA实现

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测 算法优化

    上传时间: 2013-05-25

    上传用户:refent

  • 基于H.264的网络视频监控的FPGA实现研究

    随着科学技术的发展与公共安全保障需求的提高,视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H.264压缩编码技术和网络传输控制技术实现网络视频监控系统,在稳定性、功能、成本与扩展性等方面都有着突出的优势,具有重要的学术意义与实用意义, 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像,采用H.264 编码算法进行压缩,并持续监听网络。PC机客户端可通过网络对服务器进行远程访问,接收编码数据,使用H.264解码算法重建图像并实时显示,使监控人员有效地掌握现场情况, 在嵌入式图像服务器设计阶段,本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统,采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统,阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计,采用μC/OS-Ⅱ进行多任务的管理与调度, H.264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H.264.标准,规划编解码器结构。接着设计了16×16帧内预测算法,并设计宏块扫描方式,采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式,编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案,针对除拖尾系数之外的非零系数值编码子算法,实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式,并针对编码算法设计相应解码算法。使用VC++完成算法验证,并进行测试,观察不同参数下压缩率与失真度的变化。 算法验证完成后,本文进行了PC机客户端设计,使其具有远程访问、H.264解码与实时显示的功能。同时将H.264 编码算法程序移植到NiosⅡ中,并将嵌入式图像服务器与若干客户端接入网络进行联合调试,构建完整的网络视频监控系统, 实验结果表明,本系统视频压缩率高,监控图像质量良好,充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点,发展前景十分广阔。

    标签: FPGA 264 网络视频监控 实现研究

    上传时间: 2013-08-03

    上传用户:88mao

  • 手把手教你学AVR单片机C程序设计实验程序

    目录 第1章 概述 1.1 采用C语言提高编制单片机应用程序的效率 1.2 C语言具有突出的优点 1.3 AvR单片机简介 1.4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2.1 IAR Enlbedded Workbench IDE C语言编译器 2.2 AVR Studio集成开发环境 2.3 PonyProg2000下载软件及SL—ISP下载软件 2.4 AVR DEM0单片机综合实验板 2.5 AvR单片机JTAG仿真器 2.6 并口下载器 2.7 通用型多功能USB编程器 第3章 AvR单片机开发软件的安装及第一个入门程序 3.1 安装IAR for AVR 4.30集成开发环境 3.2 安装AVR Studio集成开发环境 3.3 安装PonyProg2000下载软件 3.4 安装SLISP下载软件 3.5 AvR单片机开发过程 3.6 第一个AVR入门程序 第4章 AVR单片机的主要特性及基本结构 4.1 ATMEGA16(L)单片机的产品特性 4.2 ATMEGA16(L)单片机的基本组成及引脚配置 4.3 AvR单片机的CPU内核 4.4 AvR的存储器 4.5 系统时钟及时钟选项 4.6 电源管理及睡眠模式 4.7 系统控制和复位 4.8 中断 第5章 C语言基础知识 5.1 C语言的标识符与关键字 5.2 数据类型 5.3 AVR单片机的数据存储空间 5.4 常量、变量及存储方式 5.5 数组 5.6 C语言的运算 5.7 流程控制 5.8 函数 5.9 指针 5.10 结构体 5.11 共用体 5.12 中断函数 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4组通用数字I/O端口的应用设置 6.3 ATMEGA16(L)的I/O端口使用注意事项 6.4 ATMEGAl6(L)PB口输出实验 6.5 8位数码管测试 6.6 独立式按键开关的使用 6.7 发光二极管的移动控制(跑马灯实验) 6.8 0~99数字的加减控制 6.9 4×4行列式按键开关的使用 第7章 ATMEGAl6(L)的中断系统使用 7.1 ATMEGA16(L)的中断系统 7.2 相关的中断控制寄存器 7.3 INT1外部中断实验 7.4 INTO/INTl中断计数实验 7.5 INTO/INTl中断嵌套实验 7.6 2路防盗报警器实验 7.7 低功耗睡眠模式下的按键中断 7.8 4×4行列式按键的睡眠模式中断唤醒设计 第8章 ATMEGAl6(L)驱动16×2点阵字符液晶模块 8.1 16×2点阵字符液晶显示器概述 8.2 液晶显示器的突出优点 8.3 16×2字符型液晶显示模块(LCM)特性 8.4 16×2字符型液晶显示模块(LCM)引脚及功能 8.5 16×2字符型液晶显示模块(LCM)的内部结构 8.6 液晶显示控制驱动集成电路HD44780特点 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作时序 8.10 8位数据传送的ATMEGAl6(L)驱动16×2点阵字符液晶模块的子函数 8.11 8位数据传送的16×2 LCM演示程序1 8.12 8位数据传送的16×2 LCM演示程序2 8.13 4位数据传送的ATMEGA16(L)驱动16×2点阵字符液晶模块的子函数 8.14 4位数据传送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定时/计数器 9.1 预分频器和多路选择器 9.2 8位定时/计时器T/C0 9.3 8位定时/计数器0的寄存器 9.4 16位定时/计数器T/C1 9.5 16位定时/计数器1的寄存器 9.6 8位定时/计数器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C语言编译器安装 9.9 定时/计数器1的计时实验 9.10 定时/计数器0的中断实验 9.11 4位显示秒表实验 9.12 比较匹配中断及定时溢出中断的测试实验 9.13 PWM测试实验 9.14 0~5 V数字电压调整器 9.15 定时器(计数器)0的计数实验 9.16 定时/计数器1的输入捕获实验 ......

    标签: AVR 手把手 单片机 C程序

    上传时间: 2013-07-30

    上传用户:yepeng139

  • 基于ARM的嵌入式远程控制平台系统软件设计

    远程控制的目的旨在突破地域和环境上的限制,对现场设备的运行状态及各种参数进行远程监控。尤其是在现场设备分布离散、工作环境恶劣等情况下,远程控制技术的采用实现了跨地域的集中控制,节省了人力物力,降低了生产成本,提高了生产率和经济效益。 本文采用ARM7TDMI系列S3C44BOX嵌入式微处理器和μC/OS—Ⅱ作为系统开发平台,研究并完成了操作系统的移植、应用程序的编写和系统的集成测试。在充分理解μC/OS—Ⅱ文件体系结构和移植条件的基础上,移植了OS_CPU.H、OS_CPU_AASM和OS_CPU_C.C三个文件。自定义了手机短信的通信格式。应用程序的编写完成了对串口信息的监测、读写、分析与执行。根据系统功能制定需要被操作系统调度的任务及任务优先级。系统调试主要分为两个步骤,先于宿主机上脱机调试程序代码,成功后通过JTAG端口下载到目标机上进行在线调试。 本文将移动通信技术和嵌入式技术结合起来应用到远程控制系统中。凭借SMS短消息业务所具有的操作简便、收费低廉、可靠性高等特点来发送对远程设备的监控指令;嵌入式实时操作系统的移植则更好地实现了对监控指令的分析与执行,提高了系统的执行效率。

    标签: ARM 嵌入式 远程控制 平台系统

    上传时间: 2013-06-25

    上传用户:Poppy

  • JTAG边界扫描在FPGA中的应用及电路设计

    边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。本文基于IEEE 1149.1标准剖析了JTAG边界扫描测试的精髓,分析了其组成,功能与时序控制等关键技术。 应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA结构之中。除了基本的测试功能外,加入了对FPGA芯片进行配置、回读以及用户自定义测试等功能。 通过仿真验证,所设计的边界扫描电路可实现FPGA芯片的测试、配置和回读等功能,并符合IEEE 11491.1边界扫描标准的规定,达到设计要求。

    标签: JTAG FPGA 边界扫描 中的应用

    上传时间: 2013-04-24

    上传用户:372825274

  • 基于JTAG口的ARM编程器研究与开发

    ARM微处理器的应用已经遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场,占领了32位RISC微处理器75%以上的市场份额。 本文设计的基于JTAG接口的ARM编程器,以ARM微处理器作为CPU,利用其JTAG接口对Flash在线编程的技术,给以ARM为内核的应用板(数控系统硬件平台)进行快速软件升级。在分析相关技术的基础上,给出了系统的总体设计方案,设计了系统的硬件和软件。 首先详细分析了JTAG技术、USB技术和Modem通信原理。编程器以USB口和RS-232口作为通信接口,以JTAG接口作为调试接口和编程接口。 其次,在分析编程器需求的基础上,给出了系统的总体设计方案,选择了主要的部件。系统硬件的核心部件采用了Philips LPC2144ARM芯片,扩展了JTAG接口、USB接口、Modem接口,同时又构造出了一个JTAG接口。该芯片具有SPI总线,采用与SPI兼容的外部Flash作为存储器。编程器软件在ADS集成开发环境下开发调试。 最后,对编程器技术实现上的不足作了分析和编程器设计的不完善之处作了总结,并对编程器的发展趋势作了探讨和展望。

    标签: JTAG ARM 编程器

    上传时间: 2013-06-16

    上传用户:mylinden

  • H.264编码器帧内预测算法的研究

    目前,H.264是图像编码研究领域的一个热点。它在语言结构、预测算法、数据变换等方面做了很大的改进,在低码率传输、高清晰度显示及网络接入等性能上相比以往标准有了显著提高,使得H.264在视频会议、视频点播、数字电视和手...

    标签: 264 编码器 帧内预测 法的研究

    上传时间: 2013-05-27

    上传用户:jjj0202