fpga-Jpeg-verilog

在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

标签： Verilog FPGA HDL 显示器

上传时间： 2014-09-04

上传用户：zm7516678
使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音

使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音

标签： Verilog FPGA HDL 蜂鸣器

上传时间： 2013-12-21

上传用户：wendy15
FPGA/CPLD应用,uart的Verilog HDL原码

FPGA/CPLD应用,uart的Verilog HDL原码

标签： Verilog FPGA CPLD uart

上传时间： 2013-12-28

上传用户：lizhizheng88
checksum fpga verilog

checksum fpga verilog

标签： checksum verilog fpga

上传时间： 2014-01-22

上传用户：ruixue198909
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.

标签： Verilog VHDL and for

上传时间： 2015-07-10

上传用户：15736969615
本原码是基于Verilog HDL语言的FPGA原程序

本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

标签： Verilog FPGA HDL 语言

上传时间： 2015-08-04

上传用户：15071087253
利用FPGA实现浮点运算的verilog代码希望能够给需要做这方面研究的同仁有所帮助

利用FPGA实现浮点运算的verilog代码希望能够给需要做这方面研究的同仁有所帮助

标签： verilog FPGA 浮点运算代码

上传时间： 2013-12-22

上传用户：gyq
用Verilog实现基于FPGA的通用分频器

用Verilog实现基于FPGA的通用分频器

标签： Verilog FPGA 分频器

上传时间： 2015-08-20

上传用户：songrui
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波

FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。

标签： VERILOG FPGA 语言编程查找表

上传时间： 2015-09-27

上传用户：songrui
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。

标签： Cyclone Verilog Altera 144C

上传时间： 2015-09-27

上传用户：1051290259