fpga 无线通信 Matlab

FPGA的串行通信UART控制器

基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。

标签： FPGA UART 串行通信控制器

上传时间： 2013-09-03

上传用户：xieguodong1234
FPGA和PC机之间串行通信对输出正弦波频率的控制

1、利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、输出波形要求：在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz；在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。

标签： FPGA PC机串行通信输出

上传时间： 2013-09-06

上传用户：zhuimenghuadie
FPGA与ARM EPI通信，控制16路步进电机和12路DC马达 VHDL编写的

FPGA与ARM EPI通信，控制16路步进电机和12路DC马达 VHDL编写的，，，，，

标签： FPGA VHDL ARM EPI

上传时间： 2013-10-21

上传用户：zhyfjj
对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。　　 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

标签： Altera FPGA DSP 28

上传时间： 2014-12-28

上传用户：18888888888
MATLAB在FPGA中的应用电子书

MATLAB及其在FPGA中的应用（第2版）本书紧密结合作者在MATIAB和FPGA应用领域中的实际经验，讲述了MATIAB的基本使用方法及其在FPGA设计中的应用。书中略去对MATIAB和FPGA的一般性介绍，以大量设计实例为切入点，将MATIAB强大的数值计算和算法仿真功能与当今电子设计领域快速发展的FPGA设计技术相结合，重点讲述了FPGA设计中的MATLAB联合仿真问题，最后以三个大型设计实例结束全书的讨论。目录

标签： MATLAB FPGA 中的应用电子书

上传时间： 2013-11-15

上传用户：雨出惊人love
基于Xilinx+FPGA的OFDM通信系统基带设计-程序

《基于Xilinx FPGA的OFDM通信系统基带设计》附带的代码

标签： Xilinx FPGA OFDM 通信系统

上传时间： 2014-01-10

上传用户：15501536189
MATLAB及其在FPGA中的应用（第2版）

MATLAB及其在FPGA中的应用（第2版）

标签： MATLAB FPGA 中的应用

上传时间： 2013-11-01

上传用户：wettetw
用FPGA实现RS485通信接口芯片

在点对多点主从通信系统中,需要合适的接口形式和通信协议实现主站与各从站的信息交换。RS -485 接口是适合这种需求的一种标准接口形式。当选择主从多点同步通信方式时,工作过程与帧格式符合HDLC/SDLC协议。介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。

标签： FPGA 485 RS 通信接口

上传时间： 2013-11-02

上传用户：zhf01y
扩频通信芯片STEL-2000A的FPGA实现

针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.

标签： STEL 2000 FPGA 扩频通信

上传时间： 2013-11-06

上传用户：liu123
基于FPGA的多通道HDLC通信系统设计与实现

为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。

标签： FPGA HDLC 多通道通信

上传时间： 2013-11-25

上传用户：王成林。