fpga lcd driver
上传时间： 2013-11-05
上传用户：thinode
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．
上传时间： 2014-06-23
上传用户：hasan2015
介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案，阐述了该控制器硬件系统的组成，包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力，同时具有很好的灵活性和可靠性。
上传时间： 2014-01-27
上传用户：suicoe
基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
上传时间： 2013-11-24
上传用户：3到15
本白皮书主要介绍 Spartan®-6 FPGA 如何满足大批量系统的需求。包括经济高效地驱动商用存储器芯片、构建芯片间的高性能接口、创新型节电模式，这些只是高性能、低功耗、低成本 Spartan-6 FPGA 解决诸多问题的一部分。
上传时间： 2013-11-13
上传用户：bibirnovis
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
为了研制高性能的全数字永磁同步电机驱动系统，本文提出了一种基于FPGA的单芯片驱动控制方案。它采用硬件模块化的现代EDA设计方法，使用VHDL硬件描述语言，实现了永磁同步电机矢量控制系统的设计。方案包括矢量变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等五部分。经过仿真和实验表明，系统具有良好的稳定性和动态性能，调节转速的范围可以达到0.5r/min~4200r/min，对干扰误差信号具有较强的容错性，能够满足高性能的运动控制领域对永磁同步电机驱动系统的要求。
上传时间： 2015-01-02
上传用户：921005047
为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。
上传时间： 2013-10-17
上传用户：123456wh
USB245I的基于FPGA的VHDL语言的驱动程序,应该有用
上传时间： 2014-01-19
上传用户：来茴
是关于FPGA/URT原理的一个详细描述.而且里面还有DDAIII实验箱的URT驱动实现.
上传时间： 2015-08-03
上传用户：tedo811
