本文首先对emmc5.0规范进行了研究总结，并在此基础上根据系统指标提出了整体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3高速缓存模块、eMMC阵列存储模块和与上位机通信的干兆网模块。在系统逻辑设计中重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。最后，依据设计方案，搭建了硬件测试平台。使用ChipScope，IBERT等对各个模块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统升级容易等特点，满足设计要求。本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域的应用奠定了基础。关键词：eMMC阵列，emmc5.0，数据存储器，HS400
标签：
emmc阵列
固态存储器
上传时间：
2022-06-19
上传用户：ibeikeleilei
