该文针对复杂信号实时处理的困难,提出了采用FPGA来实现信号处理的方法,并根据系统需要设计了一个嵌入式实验平台.根据FPGA实现信号处理的关键点:设计合理的FPGA结构,体现算法的并行性和流水性,论文着重分析了用FPGA实现阵列结构处理的具体方法和实现过程.论文从分析算法的并行度入手,提出用相关图方法直观反映算法的相关性,在此基础上设计了算法的信号流图结构和脉动阵列结构.并针对典型信号处理算法(矩阵运算、卷积运算)进行了并行度分析,相关图设计和从相关图导出脉动阵列结构的研究.同时针对FPGA特点,提出了采用CORDIC结构来设计通用运算单元,给出其流水实现的结构,结合脉动阵列结构提高了矩阵运算性能.最后设计一个以32位CPU为核心的实验平台,编写了启动程序和诊断程序.
上传时间: 2013-04-24
上传用户:1427796291
加密算法一直在信息安全领域起着极其重要的作用,它直接影响着国家的安全和发展.随着计算机技术的飞速发展,原有的数据加密标准(DES)已不能满足人们的保密要求.在未来的20年内,高级数据加密标准(AES)将替代DES成为新的数据加密标准.在不对原有应用系统作大的改动的情况下,3-DES算法有了很大的生存空间.该文介绍了DES和3-DES算法的概要,给出了一种电路实现模型,并基于XILINX公司的FPGA器件设计了IP核,介绍了I P核设计中主要模块的设计方法.最后对该IP核进行了分析,给出它的性能参数.该课题系统地论述了基3-DES算法的密码IP核设计全过程.文章首先阐述了该设计的课题背景,给出了使用VHDL方法设计密码电路的特点和研究思路和特点,然后对IP核的设计环境和密码算法进行了介绍.在此基础上,详细讨论了3-DES算法的密码芯片设计方法和各个电路模块实现的结构图,包括算法电路、译码电路、接口电路和控制模块电路等.通过对各个模块设计的介绍,阐明了使用VHDL语言设计专用集成电路的原理和特点.
上传时间: 2013-04-24
上传用户:萌萌哒小森森
义隆单片机应用算法例子,有加减X除,欢迎交流
上传时间: 2013-04-24
上传用户:西伯利亚狼
微电子技术的发展,特别是可编程逻辑器件的产生加速了电子设计技术的发展,现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术,即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程,缩短了集成电路的开发周期,节省了开发费用,促进了集成电路的发展。布局布线是计算机设计自动化的一个重要环节,也是计算机辅助设计的一个重要课题,其性能的好坏直接影响到电子设计自动化技术的可靠性。 本文首先介绍了布局布线前的背景知识,然后对学术上成熟的VPR布局布线工具所采用的算法进行了阐述,分别介绍用于布局的模拟退火算法和布线的A*迭代式迷宫搜索算法,最后重点研究了自动布线算法,并作出了以下改进;根据FPGA布线算法的需要对双向启发式搜索算法进行了相应的理论分析及改进;基于VPR实现了网线递增排序方法,并与网线递减排序进行了比较;在原有的时序驱动布线启发式函数中引入了面积约束条件以节约FPGA布线的面积。 通过对测试数据的分析比较,发现:引入双向启发式搜索算法能大大增加布线拆线的速度;递增有序比递减有序布线减少了运行时间;时序驱动布线算法中引入面积约束后,大大减少了布线面积。
上传时间: 2013-07-17
上传用户:yxgi5
在信道编码的发展进程中,编码研究人员一直致力于追寻性能尽可能的接近Shannon极限,且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码,这种码在接近香农极限的低信噪比下仍能够获得较低的误码率,它的出现在编码界引起了广泛的关注,并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点,由于交织器的存在,致使译码复杂度高,译码时延长且因为低码重码字,存在错误平台现象。在Turbo码的基础上,1994年,Pyndiah等提出了Turbo乘积码,Turbo乘积码继承了Turbo码的优点,又因为Turbo乘积码的构造采用了线性分组码,所以译码方法比Turbo码简单。Turbo乘积码近年来开始被广泛到应用到各种通信场合,大有取代传统的卷积码之势。 本文首先围绕Turbo乘积码的编译码原理,阐述了涉及到的基础知识;又据Turbo乘积码目前的应用状况,回顾了Turbo码的发展历史;其次,根据Turbo乘积码的构造原理,探讨了构造的方法,交织类型,子码的选择及子码的性能;再次,研究了Turbo乘积码的概率译码,基于外信息的迭代算法,研究了Chase的译码算法;最后通过软件仿真实现了该迭代译码算法,得到的结果达到了通信接收的要求。 本文还初步的阐述了Turbo乘积码硬件实现系统的设计方案。据实际工作中碰到的非标准信号,给出了整体模块设计图,及相应模块的功能和模块问连接的各种参数。并实现了模态下的同步搜索和去除相位模糊功能。最后根据研究中碰到的各种问题,提出了下一步工作建议和研究方向。
上传时间: 2013-07-02
上传用户:ndyyliu
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达,也是当今SAR技术的一个发展方向,在军用及民用领域都具有良好的应用前景,近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面,推导了双基地SAR的系统分辨特性及雷达方程,分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统,本文对距离一多普勒算法进行了推广。最后得到点目标的仿真结果。 在成像算法的FPGA实现上,在System Generator环境下对算法进行定点仿真。完成距离一多普勒成像算法的硬件实现,其中包括了FFT快速傅立叶变换、硬件乘法器、:Rocket I/O接口设计、DCM数字时钟管理等主要部分。针对硬件实现的特点,对算法的部分运算进行了简化。 为了对算法实现进行验证,设计开发了该算法的硬件测试平台。主要基于ML310评估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的设计,主要包括了Aurora协议接口、RS-232串行接口、DDR RAM接口以及其它如中断、时钟等部分。
上传时间: 2013-07-26
上传用户:是王洪文
本文的目的就是研究如何应用FPGA这种大规模的可编程逻辑器件实现CCD(Charge Coupled Device,电荷耦合器件)数字图像的实时采集及预处理。基于对实时图像处理系统的研究与设计,本文主要研究工作及成果如下: 1.本论文详细的介绍了图像采集卡的结构和基本工作原理。同时,针对高分辨率的CCD摄像机,探讨了有关点目标与CCD像元一一对应的图像采集及其硬件和软件设计方法。 2.本文分析了星图中弱小目标、噪声以及背景的特点,给出了点目标的场景图像的数学模型及复杂背景下点目标检测的预处理方法。针对星图灰度分布的特点,采用高斯低通滤波算法和高通滤波算法对星图进行预处理,同时还对图像扫描聚类算法进行了研究与分析。 3.数字信号处理器常常因为在复杂性、运算速度等方面的限制,难以实时的实现复杂的检测算法。本文采用FPGA技术,实现了复杂背景下弱点目标的预处理算法,解决了计算、数据缓冲和存储操作协调一致的问题,同时采用并行高密度加法器和流水线的工作方式,使整个系统的数据交换和处理速度得以很大的提高,合理的解决了资源和速度之间的相互制约问题,并在实际中取得满意的结果。
上传时间: 2013-07-03
上传用户:wang5829
随着微电子技术的发展,可编程逻辑器件取得了迅速的发展,其功能日益强大,FPGA内部可用逻辑资源飞速增长,近来推出的FPGA都针对数字信号处理的特点做了特定设计,集成了存储器、锁相环(PLL)、硬件乘法器、DSP模块等,通过使用各个公司提供的FPGA开发软件使用硬件描述语言,可以实现特定的信号处理算法,如FFT、FIR等算法,为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类,FPGA和DSP份协作发挥各自的长处,对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现,DSP则用来处理经过预处理后的图像数据,来运行算法结构复杂,乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及应用,完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试,工作正常。(2)完成了FPGA程序下载电缆的PCB电路设计,并调试成功,应用到FPGA的调试下载配置中,取得了良好的实验与经济效果。(3)充分利用FPGA的设计开发软件与工具,完成了中值滤波、形态学滤波和自适应阈值的FPGA实现,并给出了详细的实现过程。将算法下载到FPGA芯片,经过试验调试,达到要求。(4)研究了PCI接口通讯的实现方式,选用PCI9054芯片实现通讯,完成PCI接口电路设计,经过调试,实现了中断、DMA等方式,满足了数据传输的要求。(5)学习了C6701DSP芯片的工作特性以及内部功能结构,完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。
上传时间: 2013-07-22
上传用户:Divine
AES是美国于2000年10月份确立的高级加密标准,该标准的反馈链路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键,要保证在公众网上传输的信息不被窃取和偷听,必须对数据进行加密。在不影响网络性能的前提下,快速实现数据加密/解密,对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中,最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06,用汇编语言编写程序,全部资源用于加密解密,最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明,即使开发的路由器本身就基于高性能的双64位MIPS网络处理器,软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下,在深入研究影响硬件快速实现AESCBC难点基础上,设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案,在设计中采用加密解密和密钥展开并行工作,实现了在线提供子密钥。在解密中采用了双队列技术,实现了报文解密和子密钥展开协调工作,提高了解密速度。 本文在quartus全面仿真设计方案的基础上,全面验证了硬件实现AESCBC方案的正确性,全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题,提出改善流水线性能的方案,设计出报文级并行加密解密方案,并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps,单一模块解密速度达到900Mbps,多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法,只能通过仿真验证其功能的正确性,还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec,还要进一步开发基于FPGA的技术。总之,为了适应路由器发展的需求,还有很多技术需要研究。
上传时间: 2013-05-29
上传用户:wangzhen1990
作为一项正在兴起的无线应用服务,无线局域网已在机场、校园、会议室、甚至在家庭都有所应用.它正叩开高速无线数据业务市场的大门.目前,无线局域网仍处于众多标准共存时期.每一标准的背后都有大公司或者大集团的支持.在众多无线局域网协议中IEEE802.11a协议是很有特色的一个,它的优势在于采用了正交频分复用(OFDM)方式来传输数据,该技术可帮助提高速度和改进信号质量,并可克服干扰,因此得到众多关注.为了让这种高速的局域网真正应用到实际中,我们的项目就是要在硬件上实现基于IEEE802.11a协议的OFDM系统的发射机和接收机,而本文的主要工作就是用FPGA实现这个系统的内接收机.内接收机主要包括同步估计和信道估计.但是目前OFDM系统中包括同步、信道编码、信道估计、用户检测、降低峰均比等一些关键技术在具体实现上还存在着一些困难.许多文献对这些关键技术基本停留在理论上的讨论,与具体的实现还存在很大的差距.因此本文通过研究同步和信道估计的多种算法的性能和其实现的复杂度,提出一种适合在IEEE802.11a协议环境下的同步算法和信道估计,用FPGA加以实现.首先本文总结了目前OFDM系统信道估计的算法.在此基础上详细的讨论了基于IEEE802.11a协议的OFDM系统可以采用的信道估计方法:(1)提出了借助训练序列的LS估计法和LS-average估计法,分别在AWGN信道和多径信道对这两种方法进行了比较,证明无论在哪种信道环境下后者性能都要好于前者.为了能够进一步提高信道估计器的性能,在LS-average算法的基础上提出了消噪算法(NRA).(2)提出了借助导频的DFT插值算法.其次本文总结了目前OFDM系统同步的算法.OFDM系统同步包括定时同步和载波同步,其中定时同步又分为符号同步和抽样同步.本文主要是研究定时同步,而载波同步只是简单的讨论,因为在这项目中这是另有负责人.本文针对基于IEEE802.11a协议的OFDM系统把定时同步分为粗定时同步和细定时同步.然后分别对粗定时同步和细定时同步进行了详细的讨论.其中对粗定时同步的方法有:利用短训练序列和利用循环前缀,并对这两种方法进行了比较.对细定时同步是利用导频来跟踪.最后根据前面两章提出的算法所分析的结果,以及突发OFDM系统的信号和信道特征,选取了其中一种信道估计算法和定时同步算法,结合合作伙伴所提出的载波同步算法一起用FPGA实现整个基于IEEE802.11a协议的OFDM系统的内接收机,并分别测试了各个模块的性能以及综合模块的性能.
上传时间: 2013-05-26
上传用户:zhengzg