·Verilog HDL Synthesis, A Practical Primer
标签： nbsp Synthesis Practical Verilog
上传时间： 2013-04-24
上传用户：muhongqing
资料->【E】光盘论文->【E5】英文书籍->A SystemC-Primer.pdf
标签： SystemC-Primer
上传时间： 2013-04-24
上传用户：1583060504
资料->【E】光盘论文->【E1】斯坦福博士论文->02 calgary PhD A Java-Based Wireless Framework for Location-Based Services Applications.pdf
标签： Location-Based Applications Java-Based Framework
上传时间： 2013-07-02
上传用户：亚亚娟娟123
MSP430定时器A测量脉冲宽度 附加程序和注释详解
上传时间： 2013-06-26
上传用户：372825274
使用VHDL语言编写的A/D转换程序，可在FPGA平台使用
上传时间： 2013-08-06
上传用户：杏帘在望
This is a document for CYCLONE Develop Kits type LJ-FN300 FPGANIOS. Wish this would help you to find what kits can be select to use.
标签： FPGANIOS document CYCLONE Develop
上传时间： 2013-08-16
上传用户：563686540
This brief introduce a kind of the framework construction to materialize the system. And an example was given with the discussion on the performence.
标签： construction materialize introduce framework
上传时间： 2013-08-17
上传用户：ysystc699
this is a sample about usb out transmission,it s default installation is D:\\RedLogic\\RCII_samples, and the software environment is quatrusII 5.0,it is usefull for studying hardware and usb.
标签： transmission sample about this
上传时间： 2013-08-24
上传用户：座山雕牛逼
一篇关于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers
标签： CORDIC algorithms computers survey
上传时间： 2013-08-31
上传用户：lliuhhui
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
上传时间： 2013-08-31
上传用户：pwcsoft
