讲述H264和MPEG-4的视频标准手册
上传时间: 2017-08-17
上传用户:wxhwjf
在数字电视终端MPEG II 解码器测试中,解码能力测试是一个很关键的环节,即验证在前端输入码流满足TR 101 290 标准的前提下接收终端能正常解码,输出同步的视音频模拟信号。PCR 抖动 是影响接收终端解码的关键因素。本文深入探究了PCR 的功能和物理意义,并在分析PCR 抖动原因及其 测试参数的基础上,讨论了基于波形、幅度和频率三个参数的PCR 抖动仿真模型,并且根据实际测试终端解码器的需要,提出了具体的参数设置方法。
上传时间: 2017-08-22
上传用户:hewenzhi
it is a mpeg 2 encoder document
上传时间: 2014-01-08
上传用户:songrui
common function it work in mpeg algorthem to commprsion aodiu signal in digital aodiu brodcasting
标签: aodiu brodcasting commprsion algorthem
上传时间: 2017-09-07
上传用户:aig85
多媒体相关专辑 48个 11.7GMPEG基础理论和协议分析指南 48页 9.8M.pdf
标签:
上传时间: 2014-05-05
上传用户:时代将军
多媒体相关专辑 48个 11.7GISO/ICE - 13818 MPEG-2 协议标准详解 440页 17.4M.pdf
标签:
上传时间: 2014-05-05
上传用户:时代将军
关于MPEG编码解码的matlab程序
上传时间: 2013-07-25
上传用户:ve3344
ISO-ICE-13818-MPEG-2-协议标准详解-440页
上传时间: 2013-08-03
上传用户:michael52
数字图像通信的最广泛的应用就是数字电视广播系统,与以往的模拟电视业务相比,数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命,而与此对应的DVB(Digital Video Broadcasting)标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式,随后对MPEG—2码流进行打包形成TS流(transport stream),进行多个传输流复用,最后通过不同媒介进行传输。在DVB标准的传输系统中,无论是卫星传输,电缆传输还是地面传输,为了保障图像质量,使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象,都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否,本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案,主要进行了如下几项工作: 1)介绍了DVB系统信道编码的基本概念及特点,深入研究了DVB标准中信道编码部分的关键技术,并针对每个信道编码模块进行工作原理分析、算法分析。 2)根据DVB信道编码的特点,重点对信道编码中四个模块,包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析,并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3)在RS(204,188)编码过程中,利用有限域常数乘法器的特点,对编码器进行了优化,在很大程度上提高了编码效率,卷积交织器部分采用RAM移位法,实现起来更为简单且节省了FPGA器件内部资源。 4)设计以Altera公司的QuartusⅡ为开发平台,利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现,通过Verilog HDL描述和时序仿真来验证算法的可行性,并给出系统设计中减少毛刺的方法,使系统更为稳定。最终的系统仿真结果表明该系统工作稳定,达到了DVB系统信道编码设计的要求。
上传时间: 2013-06-26
上传用户:allen-zhao123
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间: 2013-07-27
上传用户:ice_qi