虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

dmp融合

  • 太阳能发电并网系统的研究.rar

    由于世界能源危机的日益严重和全球环境的不断恶化,大规模开发清洁可再生能源成为当前能源战略的主要方向。太阳能作为当前世界上最清洁、最现实、最有大规模开发利用前景的可再生能源之一,得到了各界的广泛关注。在太阳能的利用中,光伏发电并网又是其主要发展方向之一。 由于光伏产业界目前还没有统一的标准,又因为功率等级及应用场合的不同,使各种拓扑结构的光伏并网变流器都得以尝试使用。本文就是在此背景下,对当前使用的各类光伏并网变流器的拓扑结构和控制方法进行比较,并结合光伏并网系统实际应用中暴露的主要缺陷,从适应光伏阵列输出特性和提高系统整体的可靠性两方面入手,提出Z-source变换器结合PWM整流器的拓扑结构。 文章首先介绍了光伏并网系统中并网变流器的三种隔离回路方式,及应用于小功率和中大功率场合的不同主电路拓扑结构及控制策略,比较其优缺点,提出了Z-source变换器结合PWM整流组成的光伏发电系统。这种拓扑结构可以减小系统中电解电容的体积容量,并解决由太阳能电池板输出电压大范围变化所带来一系列问题,同时可以在一定程度上改善系统的可靠性问题。其次,文中分析介绍了Z-source变换器的工作原理,对比了三种升压控制的实现方式和性能差异,并简述了逆变器的三种SPWM电流控制策略及其优缺点。最后,结合整体系统需要,将Z-source变换器的升压控制与PWM整流器的并网控制融合,提出完成逆变并网功能和最大功率点跟踪的控制思想。 根据上述分析和研究,选定整体光伏系统的硬件结构和控制方案。详细阐述了系统硬件部分的设计计算,提供了系统主电路结构、参数计算、元件选型和控制电路的设计的详细说明,并完成了主电路硬件的制作。根据空间状态方程法对光伏发电系统进行仿真建模,仿真模型包括主电路拓扑及各控制子模块,文中简要说明各控制模块的功能,给出仿真结果并进行分析。验证该系统可以较好的实现本文提出的控制方案所应完成的各项功能,系统工作稳定可靠,性能良好。

    标签: 太阳能发电 并网

    上传时间: 2013-07-12

    上传用户:asd_123

  • 基于ARM9的嵌入式Linux开发平台构建与Boa的实现.rar

    随着计算机技术、通信技术的飞速发展和3C(计算机、通信、消费电子)的融合,嵌入式系统已经渗透到各个领域。在32位嵌入式微处理器市场上,基于ARM(Advanced RISC Machine)内核的微处理器在市场上处于绝对的领导地位,因此追踪ARM技术的发展趋势显得尤为重要。在嵌入式操作系统的选择上,Linux一直因其内核精简、代码开放、易于移植等特点受到广大嵌入式系统工程师的青睐。另外,嵌入式系统一旦具备网络接入功能,其信息处理能力更加强大,因此有必要为嵌入式系统构建Web服务器。 本文主要目的是研究基于ARM的嵌入式Linux开发平台构建,并在此基础上进行网络应用程序的开发。 文章深入剖析了ARM9的体系结构,介绍了基于ARM9的S3C2410开发板的特性及资源;阐述了嵌入式操作系统的相关知识及嵌入式Linux移植的基本方法;搭建了移植所需要的开发环境,主要包括在宿主机Linux操作系统下编译arm-linux交叉编译工具等;然后详细阐述了嵌入式Linux开发平台的构建过程,包括对BootLoader的分析和移植,Linux2.6内核的结构分析、代码修改以及内核裁减、配置和移植,网卡驱动程序的移植,以及根文件系统的创建。按文中提供的方法和技巧可以很方便的建立一个ARM-Linux开发平台。 文章最后给出了基于所建平台的网络应用,即在上述所建的软硬件平台上创建Web服务器Boa,并基于Boa进行应用开发。最终实现了基于Boa嵌入式Web服务器的服务器端表单处理程序,实现了PC机与目标板的动态网页交互功能,并且,通过PC机IE浏览器可以直接控制目标板上的硬件和可执行程序,以实现对目标板的远程监控功能。

    标签: Linux ARM9 Boa

    上传时间: 2013-04-24

    上传用户:kernaling

  • 基于FPGA的图像处理平台及3D加速引擎的设计.rar

    3D加速引擎是3D图形加速系统的重要组成部分,以往在软件平台上对3D引擎的研究,实现了复杂的渲染模型和渲染算法,但这些复杂算法与模型在FPGA上综合实现具有一定难度,针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上,实现了基于FPGA的图像处理平台,使用模块化的思想,利用IP核技术分析设计实现了3D加速管道及其他模块,并进行了仿真、验证、实现。 图像处理平台选用Virtex-Ⅳ FPGA为核心器件,并搭载了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他组件。 为满足3D加速引擎的实现与验证,设计搭建的图像处理平台还实现了DDR-SDRAM控制器模块、VGA输出模块、总线控制器模块、命令解释模块、指令寄存器模块及控制寄存器模块。 3D加速引擎设计包含3D加速渲染管道、视角变换管道、基元读取、顶点FIFO、基元FIFO、写内存等模块。针对FPGA的特性,简化、设计、实现了光照管道、纹理管道、着色管道和Alpha融合管道。 最后使用Modelsim进行了仿真测试和图像处理平台上的验证,其结果表明3D加速引擎设计的大部分功能得到实现,结果令人满意。

    标签: FPGA 3D加速 图像

    上传时间: 2013-07-30

    上传用户:lepoke

  • 基于FPGA的B型超声成像系统的设计与实现.rar

    便携式B型超声诊断仪具有无创伤、简便易行、相对价廉等优势,在临床中越来越得到广泛的应用。它将超声波技术、微电子技术、计算机技术、机械设计与制造及生物医学工程等技术融合在一起。开展该课题的研究对提高临床诊断能力和促进我国医疗事业的发展具有重要的意义。 便携式B型超声诊断仪由人机交互系统、探头、成像系统、显示系统构成。其基本工作过程是:首先人机交互系统接收到用户通过键盘或鼠标发出的命令,然后成像系统根据命令控制探头发射超声波,并对回波信号处理、合成图像,最后通过显示系统完成图像的显示。 成像系统作为便携式B型超声诊断仪的核心对图像质量有决定性影响,但以前研制的便携式B型超声诊断仪的成像系统在三个方面存在不足:第一、采用的是单片机控制步进电机,控制精度不高,导致成像系统采样不精确;第二、采用的数字扫描变换算法太粗糙,影响超声图像的分辨率;第三、它的CPU多采用的是51系列单片机,测量速度太慢,同时也不便于系统升级和扩展。 针对以上不足,提出了基于FPGA的B型超声成像系统解决方案,采用Altera公司的EP2C5Q208C8芯片实现了步进电机步距角的细分,使电机旋转更匀速,提高了采样精度;提出并采用DSTI-ULA算法(Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation)在FPGA内实现数字扫描变换,提高了图像分辨率;人机交互系统采用S3C2410-AL作为CPU,改善了测量速度和系统的扩展性。 通过对系统硬件电路的设计、制作,软件的编写、调试,结果表明,本文所设计的便携式B型超声成像系统图像分辨率高、测量速度快、体积小、操作方便。本文所设计的便携式B型超声诊断仪可在野外作业和抢险(诸如地震、抗洪)中发挥作用,同时也可在乡村诊所中完成对相关疾病的诊断工作。

    标签: FPGA 超声成像

    上传时间: 2013-05-18

    上传用户:helmos

  • MP3音频解码器的FPGA原型芯片设计与实现.rar

    MP3音乐是目前最为流行的音乐格式,因其音质、复杂度与压缩比的完美折中,占据着广阔的市场,不仅在互联网上广为流传,而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象,在实时性、面积等约束条件下,研究MP3解码电路的设计方法,实现FPGA原型芯片,研究MP3原型芯片的验证方法。 论文的主要贡献如下: (1)使用算法融合方法合并MP3解码过程的相关步骤,以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块,可以减少一半的读写RAM操作;把IMDCT模块内部的三个算法步骤融合在一起进行设计,可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中,采用流水线设计技术,设置寄存器把较长的组合逻辑路径隔开,提高了电路的性能和可靠性;使用连续访问公共缓存技术,合理规划各计算子模块的工作时序,将数据计算的时间隐藏在访存过程中;充分利用频率线的零值区特性,有效地减少数据计算量,加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台,实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5%,其中组合逻辑查找表ALUT为7189个,寄存器共有4024个,系统频率可达69.6MHz,充分满足了MP3解码过程的实时性要求。实验结果表明,MP3音频解码FPGA原型芯片可正常播放声音,解码音质良好。

    标签: FPGA MP3 音频解码器

    上传时间: 2013-07-01

    上传用户:xymbian

  • MIMOOFDM关键技术研究与FPGA设计.rar

    宽带无线通信的持续高速的需求增长刺激了新的通信技术的不断产生,而这些技术的发展,很大程度上都来自于不同技术的互相补充与融合,这也成为新标准的源泉。正交频分复用(OFDM)技术在提供高效的频谱利用率以及良好的抗多径性能的同时,通过多输入输出(MIMO)技术来进一步增加信道容量,在不增加信号带宽的基础上取得更高的传输速率和更好的传输质量。因此MIMO-OFDM技术近年来在成为研究热点的同时,已被认为是下一带移动通信和网络接入标准中的核心技术。 本文主要对MIMO-OFDM系统物理层的关键技术进行了研究,并主要对系统的同步和信道估计算法进行了深入的分析,并提出了一些改进。最后进行了MIMO-OFDM基带系统基于FPGA的物理层设计,对其中一些关键模块的设计,比如信道估计和空时译码模块进行了详细的讨论。 第一章绪论部分首先结合宽带无线通信技术发展的历史就MIMO-OFDM技术产生发展的背景进行了分析,指出了MIMO-OFDM研究与发展方向,最后总结了本文的工作目标和基本要求。 第二章主要是推导分析了MIMO-OFDM系统的基本原理,先分别从OFDM技术和MIMO技术两方面概括性的介绍了其理论以及技术特点,最后对MIMO与OFDM结合的关键技术进行了讨论。 第三章是对MIMO-OFDM同步算法的研究,主要针对基于训练序列的同步算法进行了深入讨论,关注点是训练序列的设计。针对原有的一些算法进行了总结与比较,并主要对基于频域设计的训练序列符号同步算法做出了改进。 第四章首先从基于导频的信道估计算法推导开始,关注点放在MIMO-OFDM系统下的自适应信道估计算法研究。文章将原有的一些OFDM自适应信道估计算法扩展到MIMO领域,结合基于共轭梯度的自适应算法并做出了一些改进。 第五章节是本文的硬件设计部分,文章基于一个2发2收MIMO-OFDM系统进行了基带数字处理部分的FPGA设计工作,根据设计要求实现了发送端和接收端数据处理的基本功能,为完善的和更高性能的MIMO-OFDM系统实现奠定了基础。

    标签: MIMOOFDM FPGA 关键技术

    上传时间: 2013-06-26

    上传用户:wl9454

  • 基于FPGA的PID控制器研究与实现.rar

    基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题,如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障,会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此,利用FPGA开发技术,实现智能控制器算法的芯片化,使之能够广泛的用于各种场合,具有很大的应用意义。 首先分析FPGA的内部结构特点,总结FPGA设计技术及开发流程,指出实现结构优化设计,降低设计难度,是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成,主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上,提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中,采用将补码的加法器代替减法器设计,增加整数运算结果的位扩展处理,进行不同数据类型的整数归一化等不同角度的处理方法融合为一体,可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器,用Modelsim仿真验证了设计结果的正确性,用Synplify Pro进行电路综合,在Quaitus Ⅱ软件中实现布局布线,最后生成FPGA的编程文件。根据控制系统的要求,论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象,以EP1C3T144 FPGA为核心,构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0~400℃的条件下,实验结果表明,达到无超调的稳定控制要求,为降低FPGA实现PID控制器的设计难度提供了有效的方法。

    标签: FPGA PID 控制器

    上传时间: 2013-06-13

    上传用户:15071087253

  • 基于AVR和FPGA的SOC—FPSLIC的无人机下级控制系统.rar

    论文提出了一种基于FPSLIC的下位机控制器系统设计,并且在嵌入式硬件和软件的联合调度之下予以实现,并将该系统应用于微小型无人直升机MUAV控制上。 微小型无人直升机体积小、重量轻、隐蔽性好、机动性强、易实现悬停和超低空飞行,因此在军用和民用领域都有广泛的应用前景。微小型无人直升机在空中执行任务时需要实时获得在空间的姿态和高度位置信息,然后通过调制舵机状态来调整飞行器的空中姿态,纠正飞行路线,而MUAV的飞控系统需要具有负荷轻,功能强大,实时性强以及低功耗的特点,对嵌入式处理器要求较高,所以针对MUAV的控制采用上下位机联合控制的结构。并且由于目前现有的下位机控制器满足不了MUAV控制发展的需求,所以本文中利用FPS[JC优越的性能,实现了一种新的下位机控制器的设计,具有体积小、重量轻、价格低、功耗低、实时性强、可靠性高、扩展性好等优点的同时,完成了基于PWM的舵机的控制和基于Kalman滤波的多传感器的数据融合,以及上下位机之间的通讯等功能,具有较强的使用和应用价值。 论文首先介绍了MUAV飞行控制的结构,以及下位机实现功能的模块划分。然后是对MUAV控制系统相关理论的介绍,包括舵机控制的原理和方法以及多传感器数据融合的理论。 其次论文介绍了基于FPSLIC的下位机控制器系统的软硬件设计。在硬件设计上,给出了硬件总体设计方案,并对各个功能模块进行了详细论述,软件部分在给出了主要的框架和功能划分后,主要介绍了利用FPSLIC的FPGA部分实现PWM控制和测量的模块以及AVR部分对多传感器信息进行Kalman滤波融合的实现。 最后在实验室的汽油无人直升机的测试平台上进行了舵机控制和高度测试实验,取得了满意的实验结果。

    标签: FPSLIC FPGA AVR SOC

    上传时间: 2013-04-24

    上传用户:fredguo

  • MP3音频编解码运算中IMDCT算法研究及其FPGA实现.rar

    近年来,随着多媒体技术的迅猛发展,电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多,而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案,在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中,低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点,具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤,因此适于硬件实现,以降低处理器的开销和功耗,来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程,以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法,并在已有算法的基础上进行了改进,减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案,结合算法进行了实现结构的优化,并在EDA环境下具体实现,用硬件描述语言设计、综合、仿真,且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。

    标签: IMDCT FPGA MP3

    上传时间: 2013-05-31

    上传用户:Minly

  • 基于DSP+FPGA的小波变换实时图像处理系统设计

      本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理,并在ADSP-BF535上实现了小波算法,分析了其运行小波算法的性能。图像处理的数据量比较大,而且运算比较复杂,DSP的特殊结构和性能很好地满足了系统实现的需要,而FPGA的高速性和灵活性也满足了系统实时性和稳定性的需要,所以采用DSP+FPGA来实现图像处理系统是可靠的,也是可行的。系统的硬件设计以DSP和FPGA为平台,DSP实现算法、管理系统运行、并实现了系统的自启动;FPGA实现一些接口、时序控制等,简化了外围电路,提高了系统的可靠性。结果表明,在ADSP-BF535上实现小波算法,效果良好,而且满足系统实时性的要求。最后,总结了系统的设计和调试经验,对调试时遇到的一些问题进行了分析。

    标签: FPGA DSP 小波变换 实时图像

    上传时间: 2013-04-24

    上传用户:Kecpolo