2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 dds 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
51单片机控制FPGA，通过dds方式合成波形的发生器控制程序
标签： FPGA 51单片机 控制
上传时间： 2014-01-05
上传用户：semi1981
此射频合成信号源的设计，基于dds芯片AD9954 和CPLD，此设计论文对设计方案有详细介绍
标签： 射频 合成信号源
上传时间： 2014-05-24
sin数据生成，可以生成dds的ROM文件
标签： sin 数据
上传时间： 2013-12-13
上传用户：gaome
鉴于传统波形发生器的不足，采用数字合成技术构成任意波形发生器，此波形发生器可以产生任意波形的周期信号，能灵活控制信号的频率幅值，相位，并在很宽的范围内快速切换频率，具有高分辨输出，运用dds技术构建频率信号源，可获得连续精确调整的信号频率，幅值相位控制方便，存储容量大；AWG占微机系统资源少，通用性好，具有较强的移植性和很高的性能价格比。 研究的内容是利用数字频率合成技术构成任意波形发生器，且通过RS232串行接口传到PC，供PC机管理。
标签： 波形发生器
上传时间： 2013-12-29
上传用户：lo25643
本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有dds控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后dds控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。
标签： FPGA 061A SPCE 061
上传时间： 2014-01-12
上传用户：xinyuzhiqiwuwu
以SPCE061A单片机为核心，通过dds合成技术设计制作了一个步进值能任意调节的多功能信号源。该信号源在1KHz～10MHz范围能输出稳定可调的正弦波，并具有AM、FM、ASK和PSK等调制功能。信号输出部分采用低损耗电流反馈型宽带运放作电压放大，很好地解决了带宽和带负载能力的要求。系统带中文显示和键盘控制功能，操作简便，实现效果良好。
标签： SPCE 061A 061 单片机
上传时间： 2014-01-17
上传用户：赵云兴
我的查表算法思路是这样的 ： 1、构造N个二维数组（N＝你需要输入的最大频率值位数，例如你需要精确到10HZ，最高30MHZ，那么就有10M位、1M位、100K位、10K位、1K位、100HZ位、10HZ位，共7位，所以N=7）。 2、根据你所用的芯片型号，和晶振频率，计算出每个频率位0-9时的控制字。 3、使用时，把你频率的每一位控制字，查表读出，并相加（特别需要注意进位也需要处理）。 4、把加出的4字节控制字，送dds。
标签： 算法 二维 数组 最大频率
上传时间： 2015-12-21
上传用户：zjf3110
将正弦波分割，数字化处理，即dds技术，为verilog做准备
标签： 正弦波 分割
上传时间： 2015-12-25
上传用户：lizhen9880
几个用dspbuilder做的例子，其中有dds系统
标签： dspbuilder
上传时间： 2016-01-18
上传用户：l254587896
