虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

cycloneiii

  • Altera的cycloneiii Start Board,使用的PFGA是3C25

    Altera的cycloneiii Start Board,使用的PFGA是3C25,包括原理图和PCB,用Cadence Allegro打开

    标签: cycloneiii Altera Board Start

    上传时间: 2016-11-19

    上传用户:litianchu

  • 基于FPGA的图像采集处理系统设计与实现.rar

    随着当今科学技术的迅猛发展,数字图像处理技术正在各个行业得到广泛的应用,而FPGA技术的不断成熟改变了通常采用并行计算机或数字信号处理器(DSP)、专用集成电路(ASIC)等作为嵌入式处理器的惯例。可编程逻辑器件(FPGA)凭借其较低的开发成本、较高的并行处理速度、较大的灵活性及其较短的开发周期等特点,在图像处理系统中有独特的优势。 本文提出了一种基于FPGA的图像采集处理系统解决方案,并选用低成本高性能的Altera公司的cycloneiii系列FPGA EP3C40F324为核心,设计开发了图像采集处理的软硬件综合系统。文章阐述了如何在FPGA中嵌入NiosII软核处理器并完成图像采集处理系统功能的设计方案。硬件电路上,系统设计了三块电路板:FPGA核心处理板、图像采集卡、图像显示卡,其中通过I2C总线对采集卡的工作模式进行配置,在采集模块控制下,将采集到的图像数据存储到SDRAM;根据VGA显示原理及其时序关系,设计了VGA显示输出控制模块,合成了VGA工作的控制信号,又根据VGA显示器的工业标准,合成VGA接口的水平和帧同步信号。逻辑硬件上,应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块,定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口,系统各模块间通过Avalon总线连接起来。软件部分,在NiosII内核处理器上实现了彩色图像颜色空间转换、二值化、形态学腐蚀处理及其目标定位等算法。实验结果证明了本文提出的方案及算法的正确性,可行性。

    标签: FPGA 图像采集 处理系统

    上传时间: 2013-08-05

    上传用户:woshiyaosi

  • 基于cycloneiii构成的RS编码系统

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

    标签: cycloneiii RS编码

    上传时间: 2013-11-07

    上传用户:exxxds

  • 基于cycloneiii构成的RS编码系统

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

    标签: cycloneiii RS编码

    上传时间: 2013-10-08

    上传用户:yuchunhai1990

  • 十六进制转十进制程序,采用verilog语言编写,cycloneiii上测试可用

    十六进制转十进制程序,采用verilog语言编写,cyclongiii上测试可用

    标签: cycloneiii verilog 十六进制 十进制 程序 测试 语言 编写

    上传时间: 2016-07-25

    上传用户:londin_liang