基于cpld的振弦式传感器的频率测量技术,完整版本的论文。摘要：振弦传感器具有谐振频率范围宽的特点。为了在较大频段内实现高精度测量,设计了一种用等精度测频法实现振弦式传感器频率测量的方法。在详细介绍等精度测频的基本原理的基础上,利用大规模可编程逻辑器件（cpld/FPGA）实现了传感器频率的测量;同时,给出了用VHDL描述语言设计硬件电路的过程。所设计的测频系统具有硬件电路简洁、可靠,单片机控制器程序设计简单、测量速度快、可控性好等特点。实验结果表明,这种测频方法符合设计要求,取得了理想的效果,有较好的应用前景。专辑：理工C(机电航空交通水利建筑能源)专题：电力工业
上传时间： 2021-12-18
上传用户：
基于cpld的测试系统接口设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-31
上传用户：aben
基于DSP2407 开发板实现cpld的电路方案设计源码基于DSP2407 开发板实现cpld的电路方案设计源码
上传时间： 2022-01-06
上传用户：
eda设计基于cpld的信号发生器设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-02-06
上传用户：aben
Verilog HDl语言实现cpld-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/cpld向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/cpld发送0-F的十六进制
标签： verilog hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
上传用户：
该文档为FPGA_ASIC-基于cpld工作模式可调的线阵CCD驱动电路的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-26
上传用户：
该文档为FPGA_ASIC-基于cpld、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-26
上传用户：slq1234567890
该文档为FPGA_ASIC-cpld器件在单片机控制器中的使用讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-03-11
上传用户：jason_vip1
直流电机cpld 控制程序设计，适合感兴趣的学习者学习.
上传时间： 2022-04-28
上传用户：wangshoupeng199
Altera FPGA-cpld设计（基础篇） 设计书籍 332页
上传时间： 2022-05-01
上传用户：
