利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在cpld器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
标签： cpld VHDL 芯片 时钟源
上传时间： 2014-01-02
上传用户：LIKE
一种基于cpld和PC I总线的视频采集卡的设计方案
标签： cpld 总线 卡的设计 视频采集
上传时间： 2014-01-21
上传用户：heart520beat
TMS320VC5502 DSP BootLoad源码 包括cpld源码
标签： BootLoad 5502 cpld TMS
上传时间： 2016-02-26
上传用户：l254587896
FPGA/cpld VHDL语言实现SPI，拥有两种模式，FPGA/cpld即可工作在主机模式，又可工作在从机模式
标签： FPGA cpld VHDL SPI
上传用户：541657925
FPGA/cpld 控制显示器显示 VHDL源码 内有测试程序
标签： FPGA cpld VHDL 控制显示器
上传用户：jichenxi0730
RS232-光纤的cpld调制解调源程序，已测试通过
标签： cpld 232 RS 光纤
上传用户：1051290259
cpld lattice1032 VHDL实现交通灯控制！
标签： lattice cpld 1032 VHDL
上传时间： 2016-03-01
上传用户：王楚楚
基于复杂可编程逻辑器件(cpld)的120MHz高速A_D采集卡的设计
标签： cpld 120 A_D MHz
上传时间： 2014-01-04
上传用户：jhksyghr
介绍一种如何用DSP和cpld控制插补的文章
标签： cpld DSP 控制
上传时间： 2016-03-05
上传用户：WMC_geophy
基于cpld的数字采集系统, 值得借鉴.
标签： cpld 数字 采集系统
上传时间： 2013-12-28
上传用户：ryb
