用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
标签： QuartusII Verilog CPLD 1280
上传时间： 2016-03-18
上传用户：253189838
<系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
上传时间： 2014-01-12
上传用户：许小华
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮点运算 ,测量结 果显示于液晶屏上
上传时间： 2014-01-07
上传用户：whenfly
此程序用于视频采集过程中CPLD对时序的转换与组合代码，每两行采集一行，两列采集一列，减小数据量，同时能保证采集完整的一幅图像（输出OUT用于DSP或者单片机中断）
上传时间： 2013-12-25
上传用户：lingzhichao
基于CPLD的交通灯系统设计，可以给大家参考一下哟
上传时间： 2013-12-20
上传用户：熊少锋
cpld，环境是quartusii中vhdl语言开发7279读写键盘程序
标签： cpld
上传时间： 2013-12-18
上传用户：13681659100
XILINX 2K Series 在POWER PCB 开发环境下使用 非常好的 XILINX CPLD 源代码
上传时间： 2016-03-22
上传用户：问题问题
51加cpld测试程序 51加cpld测试程序
上传时间： 2013-12-13
上传用户：chenjjer
这是一个关于基于CPLD的多路SPWM控制器的研制的论文，请大家多多下载，顶起来
上传时间： 2014-01-11
上传用户：lixinxiang
Altera FPGA与CPLD的外部处理器连接方式及编程。
上传时间： 2016-03-25
上传用户：ikemada
