华为公司程序培训教材 1 排版 2 注释 3 标识符命名 4 可读性 5 变量、结构 6 函数、过程 7 可测性 8 程序效率 9 质量保证 10 代码编辑、编译、审查 11 代码测试、维护 12 宏
上传时间： 2014-01-25
上传用户：huql11633
四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D
上传时间： 2013-12-25
上传用户：woshiayin
opc da 范例 1.进程外服务器。 2.支持异步通讯,支持回调。 3.最多支持10客户访问。 4.每客户可以最多建立10个Group对象。 5.支持Group对象的添加，删除，可以设置Group的名称，状态。
上传时间： 2013-12-23
上传用户：lili123
中国库存信息网 完整版 [已通过安全检测]Symantec AntiVirus 企业版 10.0.0.0.359 ║ ║ [病毒定义文件版本] 2006-5-5 rev.24 ║ ║ [已通过安装测试]WinXP+SP1+IIS5.1 ║ ║
标签： AntiVirus Symantec 2006 359
上传时间： 2014-01-16
上传用户：zsjinju
索特购物系统 手机商城版 [已通过安全检测]Symantec AntiVirus 企业版 10.0.0.0.359 ║ ║ [病毒定义文件版本] 2006-5-5 rev.24 ║ ║ [已通过安装测试]WinXP+SP1+IIS5.1
标签： AntiVirus Symantec 2006 359
上传时间： 2014-10-26
上传用户：jcljkh
刚才上载的是北京大学verilogPPT的1-9章,这是10-22章,希望对大家有用
标签： verilogPPT 10 22 大学
上传时间： 2014-11-22
上传用户：cmc_68289287
用汇编语言做的一个打字游戏。运行环境是MASN5.0。 1,用户打开软件时先出现欢迎界面,当用户输入字符’1’时,再进入打字界面 当用户按的是”ESC”键时,退出打字游戏 当用户输入不是数字”1”或者不是按的”ESC”键时,屏幕不动作,直到用户输入数字”1”或者按的”ESC”键时 2,打字字符从第二行开始显示(双数行为显示打字内容,单数行由用户输入) 打字内容:1), We will see his boat and then.We ll say goodbye to him. 2), He ll be away for two months.We are very proud of him. 3,用户输入的和上一行相对应相等时,表示输入正确,否则输入错误,则显示’#’ 当用户按下”ESC”键,退出打字程序 4,显示用户打字的正确性,假如错误数小于10字符,显示” Very Good!” 否则显示” Very Bad!” 5,当用户输入一次时,假如用户还想重新打字游戏,请按数字键”3”,否则按”ESC”键退出打字程序
上传时间： 2015-08-17
上传用户：dapangxie
目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、阵列 11、设计示例3 —— 32位、 迭代、阵列 1、 实现方案1 —— 乘、加一步走 2、 实现方案2 —— 乘、加两步走
标签： algorithm Booth Radix High
上传时间： 2015-08-23
上传用户：qiaoyue
单片机数字滤波的十种方法：1、限幅滤波法（又称程序判断滤波法）2、中位值滤波法3、算术平均滤波法4、递推平均滤波法（又称滑动平均滤波法）5、中位值平均滤波法（又称防脉冲干扰平均滤波法）6、限幅平均滤波法7、一阶滞后滤波法8、加权递推平均滤波法9、消抖滤波法10、限幅消抖滤波法
上传时间： 2015-08-26
上传用户：gdgzhym
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
