盘式永磁电机因其较高的转矩密度和良好的动态响应特性，在各种驱动、伺服和控制领域得到了迅速的推广和应用。本文针对盘式永磁同步电动机的设计展开研究，所做工作主要包括以下几个部分： 首先，从电机的主要尺寸方程入手将盘式永磁电机和径向永磁电机的转矩密度进行了比较，得到了两种电机转矩密度的变化关系。推导了六相盘式永磁同步电动机的电枢反应电抗、槽漏抗等的计算公式，同时也给出了这些参数相应的有限元计算方法，两种计算结果基本一致。并且在对多极少齿结构电机的漏磁系数进行研究的基础上，总结了该类电机的漏磁系数的计算方法。 其次，采用了针对六相电机的22极24槽结构，使得电机的主要尺寸减小，电机定子冲槽、电枢下线等工艺要求降低。利用有限元法和傅立叶分析求解对永磁体的形状进行优化，可使得永磁电机气隙磁密波形畸变率减小，进而降低的转矩波动。定量分析了不同定子槽口宽度对空载反电动势波形和齿槽转矩的影响规律。 通过对盘式永磁电机的磁场分布特点的研究，编写了分环法盘式永磁电机电磁设计程序。通过对样机设计值与实验值比较，不断对盘式永磁电动机的电磁程序进行完善和修正，目前已经形成了一个比较实用可靠的CAD软件。 对盘式永磁电机转子盘体进行刚度计算，并且也对电机的定子进行了固有频率的计算，保证了电机的可靠运行。 最后，在上述研究的基础上，本文设计制造了一台5kW的双定子单转子结构的盘式永磁同步电动机样机并做了详细的实验，实验结果与理论分析基本一致。
上传时间： 2013-07-29
上传用户：acon
电动观光车是一种以车载蓄电池组作为动力电源、靠电机驱动车轮行驶、无污染的绿色交通工具，它的发展对于解决全球性的能源和环境问题具有非常重要的现实意义，是本世纪最有发展前途的绿色清洁汽车。同时，电动观光车行驶旅程较短，起动、制动比较频繁，这一方面需要有高功率密度的电机及其驱动系统，另一方面需要有较高比能量和比功率的电池管理系统以及能量回收功能。 本论文的主要任务是完成电动观光车设计的核心部分——驱动电机的设计。由于直流电机控制简单，造价低而且技术成熟，符合我国国情，因此在我国的电动车绝大多数仍然是直流驱动系统。本课题设计了满足现代电动观光车对电动机要求的，具有宽广调速范围、良好起制动性能和高效率的直流他励牵引电机。 本文首先分析了电动车的发展和国内外现状，以及电动车的结构和关键技术，重点对电动观光车常用的牵引电机作了性能比较，并确定选型；对这种电机的基本结构、主要技术要求和工作原理作了分析。基于以上技术要求，根据电机设计的基本原则和相关经验数据，完成了电机的电磁设计，得到较为理想的设计方案；由此运用AutoCAD和Pro/E软件绘制出全套直流他励牵引电机的机械加工图和三维装配图，研制了实验样机。文章的最后对所设计的电机进行了仿真和实验研究。 论文中设计出全套规范的电磁数据和机械CAD，不仅对同类电机的规范和改进具有重要意义，同时也对其它类型的牵引电机的设计具有一定的参考价值。具有广阔的应用前景。
上传时间： 2013-04-24
上传用户：hj_18
CAD打开时候提示找不到字体GBCBIG.SHX，可以使用这个字体。使用方法：下载后解压到AUTO CAD安装目录下的FONTS文件夹内。
上传时间： 2013-07-31
上传用户：集美慧
扩频通信，即扩展频谱通信技术(Spread Spectrum Communication)，它与光纤通信、卫星通信一同被誉为进入信息时代的三大高技术通信传输方式。 扩频通信是将待传送的信息数据用伪随机编码序列，也即扩频序列(SpreadSequence)调制，实现频谱扩展后再进行传输。接收端则采用相同的编码进行解调及相关处理，恢复出原始信息数据。 扩频通信系统与常规的通信系统相比，具有很强的抗人为干扰，抗窄带干扰，抗多径干扰的能力，并具有信息隐蔽、多址保密通信等特点。 现场可编辑门阵列FPGA(Field Programmable Gate Array)提供了极强的灵活性，可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化，并能提供可行的方法来满足不断变化的标准要求。 EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障，使软硬件工程师们有了真正的共同语言，使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体论文对扩频通信系统和FPGA设计方法进行了相关研究，并且用Altera公司的最新的FPGA开发平台QuartusII实现了一个基带扩频通信系统的发送端部分，最后用软件Protel99SE设计了相应的硬件电路。 该系统的设计主要分为两个部分。第一部分是用QuartusII软件设计了系统的VHDL语言描述代码，并对系统中每个模块和整个系统进行相应的功能仿真和时序时延仿真；第二部分是设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路，并进行了相关测试，完成了预定的功能。
上传时间： 2013-07-26
上传用户：15679277906
IPC-7351不只是一个强调新的元件系列更新的焊盘图形的标准，如方型扁平无引线封装QFN (Quad Flat No-Lead)和小外型无引线封装SON (Small Outline No-Lead)；还是一个反映焊盘图形方面的研发、分类和定义——这些建立新的工业CAD数据库的关键元素——的全新变化的标准。
上传时间： 2013-05-27
上传用户：mdrd3080
关于如何从moonshell退出到烧录卡内核-Out on how to burn cards from moonshell kernel
标签： Exploration Edition Deep CAD
上传时间： 2013-08-05
上传用户：vvbvvb123
作为在保障网络安全方面扮演着至关重要角色的防火墙技术从出现到发展至今一直是网络安全研究中的关键技术之一，随着互联网的迅猛发展，它在信息化、网络化的过程中也变的越来越重要。为了使防火墙能快速且深入地对网络数据传输过程中的海量信息进行安全检测，并能应对来自各个网络层的威胁，将传统的基于软件的防火墙转向硬件平台实现是不可阻挡的发展趋势。 首先阐述了网络安全的现状、网络安全研究的重大意义、防火墙目前的发展状况及未来的发展趋势，然后介绍了防火墙的概念、功能和分类。重点分析了著名的开源入侵检测系统Snort的功能实现及数据结构，对Linux中自带的网络安全工具Iptables/Netfilter的工作原理做了简要介绍，然后对现在较流行的基于软件的字符串匹配算法和硬件实现方法进行对比分析，通过对已存在的解决方法的深入研究，提出了基于ARM处理器并采用内容可寻址存储器(CAM)的硬件防火墙系统设计方案。将Snort中对数据包载荷检测部分中的顺序检测替换为由CAM结合Wu-Manbcr多模式匹配算法实现，其中CAM完成短模式匹配，Wu-Manber算法完成长模式匹配，并将Snort与Iptables/Netfilter有机结合移植到基于ARM的嵌入式平台中，系统可以通过主机对防火墙的状态进行实时监控和规则更新。 设计了防火墙的整个硬件电路，其中重点分析了CAM模块的设计。通过对Sourcefire的Snort VRT2.4版免费规则库的统计分析和计算模拟得出了对规则集的最佳划分长度；在软件部分研究了Bootloader制作、Linux内核的裁减与移植及根文件系统制作等内容。重点分析了摩托罗拉公司的专用CAM芯片MCM69C432的驱动程序设计和相应的调用方法，并结合主机软件部分的功能分析了双方的通信协议及实现，最后通过程序对系统仿真并选用林肯数据集进行模拟测试，测试结果表明系统比以前效率有了大幅提高，过滤速度已达到最初设计目标，证明了此硬件防火墙方案的可行性。 最后总结了本人的工作并指出此种方案的硬件防火墙的不足、需要改进之处和它的良好应用前景。
上传时间： 2013-07-24
上传用户：lanwei
可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit，RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起，介绍了可重构计算的概念，建立了可重构计算系统模型和动态可重构FPGA芯片模型，在此模型上提出一个基于划分和时延驱动的在线布局算法，和一个基于Pathfinder协商拥塞算法的布线算法，来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。实验结果表明，布局算法与传统的布局算法(或者文献[37]中的算法)相比，在时延上平均减少27％，在线长上平均减少34％(或者11％)，在运行时间上平均减少42％(或者97％)。布线算法与传统的布线算法相比，能够将线长降低26％，将水平通道宽度降低27％，显示出较高的性能。
上传时间： 2013-05-24
上传用户：Neoemily
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文提出了一种新的结合了装箱的布局算法框架，并称之为"低温交替改善的"布局算法。其基本思想是，在模拟退火的低温阶段交替的优化装箱和布局。本文给了基于学术界标准布局布线软件VPR的一个软件实现，并且提出了低温的判定条件以及一种新的选择待交换逻辑单元的方法。采用三种不同的装箱算法作为布局输入，基于VPR的低温交替改善的布局算法实现，在布通率上，比VPR分别提高了21.3％、15.5％、10.7％。而带来的平均额外时间开销不到20％。 FPGA布局软件实现对整个FPGA CAD流程的运行效率，算法的可扩展性也有着不可忽视的影响。现代FPGA有着多样而复杂的逻辑和布线资源。而学术界的布局软件'VPR所面向的FPGA却只能处理十分简单的FPGA结构，对于宏、总线、多时钟等实际应用中很重要的部分都没有考虑。本文提出了"逻辑单元层"的概念，用具有特定几何结构的逻辑单元层来统一处理多种类型的逻辑资源。针对相对位置约束在现代FPGA布局软件中的重要地位，我们提出了一种处理相对位置约束的方法。这些讨论均已经在面向Xilinx SpartanⅡ芯片布局的原型系统中得到了实现，初步证实了这些方法的可扩展性和实用性。
上传时间： 2013-06-21
上传用户：ezgame
