1. 核磁共振和射频环境下患者温度监控 Opsens的OTG-M3000光纤温度传感器和OEM-MNT 解决方案为集成到核磁共振病人监护仪而设计。我们坚固的传感器能提供： • 表面皮肤温度探测 • 核心温度探测 • 为鼻和食道定制温度传感器 Opsen的OTG-M420和 OTG-MPK5光纤温度传感器本质安全，在磁共振，射频消解和体温过高处理中提供精确的温度监控。紧凑的末端感应温度传感器为提供高精度的温度读取而设计。
上传时间： 2013-12-11
上传用户：sssnaxie
RealView™ 编译工具 2.0 版 Windows 版安装指南 本绪言介绍 RealView™ 编译工具 2.0 版入门指南 和其它用户文档。其中包含下列 各部分： • 第 vi 页的关于本书； • 第 ix 页的反馈。 本书按下列各章组织： 第 1 章简介 阅读此章，了解 RealView 编译工具 的简介(RVCT)。 第 2 章嵌入式软件开发 阅读此章，了解如何用 RVCT 开发嵌入式应用程序的详细信息。 它 描述与目标系统无关的默认 RVCT 行为，以及如何调整 C 库和映像 内存映射以适应您的目标系统。 第 3 章使用过程调用标准 阅读此章，了解如何使用 ARM-Thumb 过程调用标准。 使用此标准 可以更方便地确保分别编译和汇编的模块可以协同工作。 第 4 章ARM 和 Thumb 交互操作 阅读此章，了解编写实现 Thumb ® 指令集的处理器代码时，如何在 ARM 状态和 Thumb 状态之间切换的详细信息。 第 5 章混合使用 C、C++ 和汇编语言 阅读此章，了解如何编写 C、C++ 和 ARM 汇编语言混合代码的详 细信息。 它还描述如何从 C 和 C++ 使用 ARM 内联和嵌入式汇编程 序。
标签： Compilation RealView 用户手册
上传时间： 2013-10-23
上传用户：fudong911
本书的将应及内容: • "源码公开的最入王军寞时操作系统fLC/OS- 1 1 为技心介绍了般人式蝇作系统在侄务侄务的调度和管理任务之间的通倩相同步内存管理等方面的实现阳应用特点 · 语密文字通俗易懂尽量越免了大量丧序摞代码的剖析讲解而代之以揭图和例题!挺重点突出 · 在"C/05 -11 系统的移植的讲解方面尽量虽曹先读者可能不太熟悉的叶算机硬件系徒从而冲击，.，片学习的重点而以大多数读者都比役了'再和熟摩的"'系列单片机为硬件系统.
上传时间： 2013-10-29
上传用户：wettetw
MOTION BUILDER Ver.2 是用于监控 KV-H20/H20S/H40S/H20G 的参数设定以及当前动作状态的软件。 在 PC 上可以设定复杂的参数，并可以在显示画面上监控正在运行的 KV-H20/H20S/H40S/H20G。 关于 MOTION BUILDER Ver.2 概要、功能与使用方法的详细说明。在安装之前，请仔细阅读本手册，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 时，必须在可以使用 KV-H20/H20S/H40S/H20G 上 连接的紧急停止开关的地方使用。 通讯异常时，不接受 MOTION BUILDER Ver.2 的“强制停止”，可能会导致事故指示发生。发生通信异常时，MOTION BUILDER Ver.2 的“强制停止”按钮将不起作用。 2、JOG 过程中，不能采用断开 PLC 的连接电缆等手段停止通讯。 KV-H20/H20S/H40S/H20G 单元的 JOG 继电器会一直保持 ON，机器继续运转，并可能导致事故发生。 3、执行监控或者写入参数（设定）时，不能断开和 PLC 的连接电缆。 否则会发生通讯错误，PC 可能会被重启。KV-H20/H20S/H40S/H20G 内的数据可 能会损坏。 4、在 RUN 过程中，KV-1000/700 进行 JOG 示教时，必须在 PROG 模式下实施。 如果扫描时间较长，则反映的时间变长，且可能发生无法预料的动作。 5、发送到 KV-1000/700 的单元设定信息必须与当前打开的梯形图程序的单元设定信 息一致。如果设定信息不同，则显示错误，且不运行。 6、错误操作或者静电等会引起数据变化或者去失，为了保护数据，请定期进行备份。 指示 关于数据的变化或者消失引起的损失，本公司不负任何责任，请谅解。 7、保存数据时，如果需要保留原来保存的数据，则选择“重命名保存”。 如果“覆盖保存”则会失去原来保存的数据。 运行环境及系统配置 运行 MOTION BUILDER Ver.2 ，必须具备如下环境。 请确认您使用的系统是否符合如下条件、是否备齐了必需的设备。 对应的 PC 机型 • IBM PC 以及 PC/AT 兼容机（DOS/V） 系统配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推荐 Pentium 200 MHz 以上） • 内存容量扩展内存 64MB 以上 • 硬盘可用空间 20MB 以上 • CD-ROM 驱动器 • 接口 RS-232C 或者 USB
上传时间： 2013-10-08
上传用户：fujiura
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-21
上传用户：wxqman
内容大纲 • DFX规范简介 • 印制板DFM • 印制板DFA • 印制板制造过程中常见的设计缺陷
上传时间： 2013-11-03
上传用户：旭521
什么是网络分析仪? – 史密斯圆图& 散射参数 – 高频器件特性 – 什么是网络分析仪 • 网络分析仪硬件结构 – 网络分析仪内部框图 – 激励源 – 信号分离装置 – 接收机 – 显示处理单元 • 网络分析仪测试校准技术 – 网络分析仪测量误差分析 – 校准方法 – 双端口校准 – TRL 校准 – 电子校准件 • 网络分析仪产品纵览 – 典型测量应用 – ENA 系列射频网络分析仪 – PNA 系列微波网络分析仪
标签： 网络分析仪
上传时间： 2015-01-03
上传用户：zhangxin
