从实际应用的角度出发介绍了内置HD61202 图形液晶显示模块的结构特性，液晶显示模块的硬件接口电路及编程要点，并对其正常工作的条件、控制指令系统及编程思路进行了探讨。
上传时间： 2013-06-05
上传用户：ywqaxiwang
为实现实时数据的远程采集与显示，设计了基于Modbus 协议和RS-485 总线为基础的智能数据采集模块，能够采集PT100 信号或4~20mA 的工业标准信号。其硬件系统主要由单片机、A/D 转换、
上传时间： 2013-06-12
上传用户：wqxstar
超声波测距模块设计 （推荐 经典 稳定） 超声波资料 使用方法
上传时间： 2013-06-04
上传用户：kkchan200
随着数字电视日益深入人心，高清概念越来越为人所熟知。带有高清视频功能的产品已经逐步走向人们的工作和生活，高清视频处理已经从理论研究走向系统实际应用。毫无疑问，无论是从观众的视觉还是从产业的角度来看，高清视频已经成为数字视频技术发展的必然趋势。本文研究了整个编解码系统中ARM控制模块的软件设计，最终完成以PC机为终端控制平台，经ARM控制模块将命令发送给核心编解码芯片MB86H51，使其完成相应的操作。、本文主要的工作有如下几个方面： 1、根据ARM各型号芯片的特点，结合本系统的实际需求，最终选定Atmel公司的AT91SAM9261作为ARM控制板的核心处理芯片，并深入了解该芯片的工作原理和内部结构。 2、根据本系统中所选用的DataFlash型号及外围电路连接情况等诸多因素，并结合Atmel公司所提供的AT91SAM9261一级BootLoader参考代码，编写调试符合本系统启动运行的一级BootLoader引导程序，也称为Bootstrap引导程序，最终成功实现引导U-Boot程序。 3、深入分析了U-Boot和Linux的体系结构和编译过程，结合AT91SAM9261芯片的特点和实际外围电路的连接情况，修改U-Boot和Linux中主要的编译参数，并进行重新编译，最终成功移植到系统板中。 4、在ITU-T提供的H.264标准的参考解码程序JM8.6的基础上，详细研究了H.264视频编码标准以及具体的解码器结构和解码流程，并结合DirectX技术，开发了一款基于PC机的H.264解码播放器，用于验证存储在PC机上的H.264压缩码流的正确性。
上传时间： 2013-04-24
上传用户：acon
51单片机C语言常用模块与综合系统设计实例精讲，包含源代码和电路原理图
上传时间： 2013-05-20
上传用户：songyuncen
该文结合"10M/100M以太网交换芯片的设计"课题,介绍了以太网技术发展的概况和IP CORE、SoC的设计方法,阐述了以太网交换原理及关键技术,研究了CSMA/CD协议、交换机、VLAN的原理和数据流优先技术及流量控制,在此基础上完成了10M/100M以太网交换芯片的主要模块的设计方案和实现框图.同时结合Philip公司的IC总线的工作原理,给出了10M/100M以太网交换芯片的设计方案中的IC接口模块的FPGA设计的验证和仿真,并对仿真结果进行分析比较,验证了IC接口模块可以作为一个软核来使用.
上传时间： 2013-07-18
上传用户：jichenxi0730
在以单片机为核心的嵌入式应用中，友好的人机交互界面起着十分重要的作用。笔者在设计中使用WGM-12864B 图形LCD 模块实现一种中文窗口菜单界面，设计中使用的方法具有普遍性意义。
上传时间： 2013-04-24
上传用户：hj_18
本文档描述了MIFARE 串行读卡模块ZLG500A 与主机微处理器之间的串行通信软件的通信协议和命令.ZLG500A 是一个简单的串行读写模块它可以读写MIFARE ,无线智能
上传时间： 2013-04-24
上传用户：liansi
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利用率高，抗多径能力强，在多种通信场合中都得到了应用。虽然有着上述优点，但为了准确的恢复信号，信道估计是OFDM系统中必须实现的一环。 本文正是针对OFDM接收机中的信道估计模块的运算部件的实现进行了研究。首先，研究了OFDM信道估计的LS算法，一阶线性插值算法，二次多项式插值算法，建立了适用于宽带通信系统的信道估计模块模型。其次研究了加法器电路和乘法器电路的实现，包括进位行波加法器，曼彻斯特进位链，超前进位加法器和乘法原理，阵列乘法器，wallace树乘法器及BOOTH编码算法，并分析了各种电路的特性及优缺点。接着研究了几种主要的除法器设计算法，包括数字循环算法，基于函数迭代的算法，以及CORDIC算法，结合信道估计的特点选择了函数迭代和CORDIC算法作为具体实现的方法。最后，在前面的设计的基础上在FPGA芯片上实现了前面的设计方案。
上传时间： 2013-06-06
上传用户：yyyyyyyyyy
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
