alterA-FPGA-CPLD

Altera FPGA的特殊管脚的连接(中文)

AlteraFPGA的特殊管脚的连接(中文)

标签： Altera FPGA 管脚连接

上传时间： 2013-09-01

上传用户：xhwst
Altera FPGA的电源解决方案

Abstract: Field-programmable gate arrays (FPGAs) are used in a wide variety of applications and end markets, including digital signalprocessing, medical imaging, and high-performance computing. This application note outlines the issues related to powering FPGAs.It also discusses Maxim's solutions for powering Altera® FPGAs.

标签： Altera FPGA 电源解决方案

上传时间： 2013-11-02

上传用户：zhaoman32
FPGACPLD数字电路设计经验

FPGA CPLD已成为业界焦点，这篇经验总结出自高人之手

标签： FPGACPLD 数字电路设计经验

上传时间： 2013-11-24

上传用户：liangrb
VHDL硬件描述语言与数字逻辑电路设计

FPGA/CPLD学习资料

标签： VHDL 硬件描述语言数字逻辑电路设计

上传时间： 2014-12-28

上传用户：zhaiye
通过FPGA提高工业应用灵活性的5种方法

　　可编程逻辑器件（PLD）是嵌入式工业设计的关键元器件。在工业设计中，PLD已经从提供简单的胶合逻辑发展到使用FPGA作为协处理器。该技术在通信、电机控制、I/O模块以及图像处理等应用中支持 I/O 扩展，替代基本的微控制器（MCU）或者数字信号处理器（DSP）。　　随着系统复杂度的提高，FPGA还能够集成整个芯片系统（SoC），与分立的 MCU、DSP、ASSP，以及 ASIC解决方案相比，大幅度降低了成本。不论是用作协处理器还是SoC，Altera FPGA在您的工业应用中都具有以下优点：　　1. 设计集成——使用FPGA作为协处理器或者SoC，在一个器件平台上集成 IP和软件堆栈，从而降低成本。　　2. 可重新编程能力——在一个公共开发平台的一片 FPGA中，使工业设计能够适应协议、IP以及新硬件功能的发展变化。　　3. 性能调整——通过FPGA中的嵌入式处理器、定制指令和IP模块，增强性能，满足系统要求。　　4. 过时保护——较长的 FPGA 产品生命周期，通过 FPGA 新系列的器件移植，延长工业产品的生命周期，保护硬件不会过时。　　5. 熟悉的工具——使用熟悉的、功能强大的集成工具，简化设计和软件开发、IP集成以及调试。

标签： FPGA 工业应用

上传时间： 2013-11-18

上传用户：tb_6877751
FPGA/CPLD与USB技术的无损图像采集卡

介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPCA/CPLD和USB技术，给出了硬件实现框图，同时给出了PPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。

标签： FPGA CPLD USB 图像采集卡

上传时间： 2013-10-29

上传用户：qw12
2级流水线实现的8位全加器的VHDL代码

2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD

标签： VHDL 流水线 8位全加器

上传时间： 2014-06-15

上传用户：zhanditian
ARM,DSP,FPGA的区别:详细介绍了ARM

ARM,DSP,FPGA的区别:详细介绍了ARM，DSP，FPGA/CPLD的异同。

标签： ARM FPGA DSP 详细介绍

上传时间： 2014-01-26

上传用户：aig85
fpga cpldXILINXCPLD-JTAG fpga cpldXILINXCPLD-JTAG

\fpga cpld\XILINXCPLD-JTAG \fpga cpld\XILINXCPLD-JTAG

标签： cpldXILINXCPLD-JTAG fpga

上传时间： 2013-12-24

上传用户：netwolf
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程

本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。

标签： VHDL 计数器仿真过程

上传时间： 2016-10-04

上传用户：Yukiseop