自己使用ahdl语言编写的24位累加器.主要使用于DDS
上传时间： 2017-06-16
上传用户：zhouli
DDS divider clock ahdl
上传时间： 2017-07-19
上传用户：15071087253
EDA条件下乘法器的实现。ahdl语言实现输入显示乘法等功能
上传时间： 2014-01-01
上传用户：woshiayin
A率/u率 压缩与解压缩的IP核，。 # 由ahdl语言写成，可在MaxplusII和QuartusII中使用，源代码加密。
上传时间： 2015-06-19
上传用户：aysyzxzm
步进电机控制，控制器,控制电机的VHDL源程序,,多平台 Digital_030423.rar - 服务器的的板在载控制器的ahdl程序,包括原理图编译,用
标签： 步进电机控制
上传时间： 2015-09-23
上传用户：sardinescn
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/ahdl)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍ahdl的入门培训资料。
上传时间： 2014-01-14
上传用户：wlcaption
MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图 形方式、文字输入方式（ahdl、VHDL和VERILOG）和波形方式输入设计文 件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可 以进行仿真以检验设计的准确性，下面举例说明该软件的使用
上传时间： 2013-12-05
上传用户：haoxiyizhong
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或ahdl）源程序。该设计的正确性已通过硬件实验得到验证。
上传时间： 2014-02-01
上传用户：wff
abel的反编译操作方法，ABEL4系统提供了一个反编译程序，如果种种原因希望从JED烧录文件获得可以编辑修改的ahdl文件，则可以通过下面的操作获得
上传时间： 2014-01-22
上传用户：CHINA526
