Xilinx

Xilinx(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（IntellectualProperty）核。

Xilinx Virtex-4 fpga开发板（ML402,ML403等）的使用入门手册

Xilinx Virtex-4 fpga开发板（ML402,ML403等）的使用入门手册

标签： Xilinx Virtex ML fpga

上传时间： 2013-12-26

上传用户：mpquest
Xilinx LVDS接口程序,Xilinx LVDS接口程序

Xilinx LVDS接口程序,Xilinx LVDS接口程序

标签： Xilinx LVDS 接口程序

上传时间： 2017-03-22

上传用户：zhuoying119
Cross street lights driver in VHDL. It have been tested on Xilinx 9500.

Cross street lights driver in VHDL. It have been tested on Xilinx 9500.

标签： street lights driver Xilinx

上传时间： 2017-03-24

上传用户：gengxiaochao
关于Xilinx环境下的电路设计

关于Xilinx环境下的电路设计，验证计数器电路的正确性

标签： Xilinx 环境电路设计

上传时间： 2014-01-07

上传用户：qq21508895
This is vga controller write in vhdl Xilinx ise Connect your vga monitor and view many color in mon

This is vga controller write in vhdl Xilinx ise Connect your vga monitor and view many color in moniotr

标签： controller vga Connect monitor

上传时间： 2017-03-28

上传用户：363186
适用于Xilinx的CPLD产品

适用于Xilinx的CPLD产品，曼彻斯特编码

标签： Xilinx CPLD

上传时间： 2017-03-29

上传用户：小草123
这是用于Xilinx virtex-2 pro产品的误码仪方案verilog HDL代码

这是用于Xilinx virtex-2 pro产品的误码仪方案verilog HDL代码

标签： verilog Xilinx virtex pro

上传时间： 2014-01-05

上传用户：cooran
how to infer ram for fpga altera Xilinx

how to infer ram for fpga altera Xilinx

标签： altera Xilinx infer fpga

上传时间： 2013-12-25

上传用户：dongbaobao
How to infer a finite state machine for fpga altera Xilinx

How to infer a finite state machine for fpga altera Xilinx

标签： machine finite altera Xilinx

上传时间： 2014-01-10

上传用户：凤临西北
how to infer a shift register for fpga altera Xilinx

how to infer a shift register for fpga altera Xilinx

标签： register altera Xilinx infer

上传时间： 2014-01-22

上传用户：zl5712176

Xilinx

Xilinx Virtex-4 fpga开发板（ML402,ML403等）的使用入门手册

Xilinx LVDS接口程序,Xilinx LVDS接口程序

Cross street lights driver in VHDL. It have been tested on Xilinx 9500.

关于Xilinx环境下的电路设计

This is vga controller write in vhdl Xilinx ise Connect your vga monitor and view many color in mon

适用于Xilinx的CPLD产品

这是用于Xilinx virtex-2 pro产品的误码仪方案verilog HDL代码

how to infer ram for fpga altera Xilinx

How to infer a finite state machine for fpga altera Xilinx

how to infer a shift register for fpga altera Xilinx