Xilinx-fpga

MP3 for XPLA3 XILINX.CPLD,必须在XILINX的FPGA芯片下使用,因为IP核是xilinx

MP3 for XPLA3 XILINX.CPLD,必须在XILINX的FPGA芯片下使用,因为IP核是xilinx

标签： XILINX xilinx XPLA3 CPLD

上传时间： 2017-02-05

上传用户：erkuizhang
华为 FPGA 设计高级技巧 Xilinx 篇

华为 FPGA 设计高级技巧 Xilinx 篇，涉及 FPGA 综合、时序优化、编码风格

标签： Xilinx FPGA 华为高级技巧

上传时间： 2014-12-06

上传用户：manking0408
采用FPGA实现色彩空间转换R’G’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件.

采用FPGA实现色彩空间转换R’G’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件.

标签： verilog xilinx FPGA CbCr

上传时间： 2013-12-12

上传用户：lps11188
xilinx Virtex-4 fpga开发板（ML402,ML403等）的使用入门手册

xilinx Virtex-4 fpga开发板（ML402,ML403等）的使用入门手册

标签： xilinx Virtex ML fpga

上传时间： 2013-12-26

上传用户：mpquest
how to infer ram for fpga altera xilinx

how to infer ram for fpga altera xilinx

标签： altera xilinx infer fpga

上传时间： 2013-12-25

上传用户：dongbaobao
How to infer a finite state machine for fpga altera xilinx

How to infer a finite state machine for fpga altera xilinx

标签： machine finite altera xilinx

上传时间： 2014-01-10

上传用户：凤临西北
how to infer a shift register for fpga altera xilinx

how to infer a shift register for fpga altera xilinx

标签： register altera xilinx infer

上传时间： 2014-01-22

上传用户：zl5712176
提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率

提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10-5的数据传输。

标签： Xilinx QPSK FPGA Mbit

上传时间： 2014-01-05

上传用户：exxxds
xilinx公司出的FPGA开发板和原理图

xilinx公司出的FPGA开发板和原理图

标签： xilinx FPGA 开发板原理图

上传时间： 2017-04-02

上传用户：二驱蚊器
用于FPGA实现单总线测温电阻DS18b20时序。在xilinx spartan 3中试过。

用于FPGA实现单总线测温电阻DS18b20时序。在xilinx spartan 3中试过。

标签： spartan xilinx FPGA 18b

上传时间： 2017-06-07

上传用户：