Xilinx-FPGA-<b>matlab</b>-Simulate

xilinx fpga开发实用教程田耕徐文波

《Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于System Generator的DSP系统开发技术、基于FPGA的可编程嵌入式开发技术、基于FPGA的高速数据连接技术和时序分析原理以及时序分析器的使用11章内容，各章均以实例为基础，涵盖了FPGA开发的主要方面。

标签： xilinx fpga

上传时间： 2022-06-09

上传用户：aben
Xilinx FPGA应用进阶通用IP核详解和设计开发

本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。

标签： xilinx fpga ip核

上传时间： 2022-06-11

上传用户：
Xilinx FPGA伴你玩转USB3.0与LVDS

特权同学 xilinx fpga伴你玩转usb3.0与lvd丛书电子版PDF 本书主要使用Xilinx公司的Artix7 FPGA器件（引出自带的LVDS接口）和Cypress公司的USB 3.0控制器芯片FX3，以及一些常见的DDR3存储器、UART电路、扩展接口等，由浅入深地引领读者从板级设计、软件工具、相关驱动安装到基础的FPGA实例,从基于FPGA的UART、DDR3、USB 3.0、LVDS传输实例入手，掌握FPGA各种片内资源的应用以及接口时序的设计。本书基于特定的FPGA开发平台，既有足够的理论知识深度进行支撑，也有丰富的例程进行实践讲解，并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。对于希望基于FPGA实现USB 3.0和LVD S开发的工程师，本书提供的很多实例都是很好的参考原型，可以帮助其实现快速系统原型的开发。

标签： xilinx fpga usb lvds

上传时间： 2022-06-11

上传用户：wangshoupeng199
XILINX FPGA ISE 下载教程.pdf

XILINX FPGA ISE 下载教程，基于ISE 14.7软件详细讲解基于ISE环境下载.bit文件和配置Flash文件的方法

标签： xilinx fpga ise CPLD

上传时间： 2022-07-04

上传用户：
XILINX FPGA Verilog编程大全 2015网络版

XILINX FPGA Verilog编程大全

标签： XILINX FPGA Verilog

上传时间： 2022-07-09

上传用户：zhanglei193
配置Xilinx FPGA芯片步骤图解

配置Xilinx FPGA芯片步骤图解

标签： fpga

上传时间： 2022-07-19

上传用户：默默
Xilinx FPGA芯片底层单元的使用

Xilinx FPGA芯片底层单元的使用

标签： fpga

上传时间： 2022-07-20

上传用户：
可重构FPGA通讯纠错进化电路及其实现

ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

标签： FPGA 可重构通讯纠错

上传时间： 2013-07-01

上传用户：myworkpost
Xilinx FPGA 培训讲义

这是最新的Xilinx 公司的FPGA培训讲义，对于初学者以及想要更好了解XilinxFPGA的同学很有帮助

标签： Xilinx FPGA 培训讲义

上传时间： 2014-12-28

上传用户：1477849018@qq.com
全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析

全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前，先看看三个子系列芯片的介绍表，如下表1所示：　　表1 全新Xilinx FPGA 7系列子系列介绍表　　(1) Artix-7 FPGA系列——业界最低功耗和最低成本　　通过表1我们不难得出以下结论：与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用面积缩减了50%，赛灵思FPGA芯片在升级中，功耗和性能平衡得非常好。

标签： Xilinx FPGA 赛灵思系列芯片

上传时间： 2013-10-27

上传用户：comer1123