该文档是有关利用XINLIX的FPGA如何实现FIFO的生成及如何应用的文章。
上传时间: 2016-02-22
上传用户:ma1301115706
UART参考设计带缓存用于XINLIX用于FPGA
上传时间: 2014-01-14
上传用户:开怀常笑
it is a verilog code written for FIFO in modelsim simulator and it will synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.
标签: synthesize simulator modelsim verilog
上传时间: 2014-06-26
上传用户:zhuyibin
it is a verilog code written for traffic light controller will synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].it is a state machine based code.
标签: controller synthesize verilog traffic
上传时间: 2017-03-22
上传用户:xymbian
it is a verilog code written for MELAY state machine based UART and it wll synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]
标签: synthesize verilog machine written
上传时间: 2013-12-11
上传用户:yepeng139
此为在XINLIX系统上开发的PS通信程序,用VHDL语言开发
上传时间: 2014-03-04
上传用户:x4587
在传统的电力电子电路中,DC/DC变换器通常采用模拟电路实现电压或电流的控制。数字控制与模拟控制相比,有着显著的优点,数字控制可以实现复杂的控制策略,同时大大提高系统的可靠性和灵活性,并易于实现系统的智能化。但目前数字控制基本上限于电力传动领域,DC/DC变换器由于其开关频率较高,一般其外围功能由DSP或微处理器完成,而控制的核心,如PWM发生等大多采用专用控制芯片实现。FPGA由于其快速性、灵活性及保密性等优点,近年来在数字控制领域受到越来越多的关注。基于FPGA的DC/DC变换器是电力电子领域重要的研究方向之一。本文研究了同步Buck变换器的建模、设计及仿真,采用XINLIX的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。 论文首先从Buck变换器的理论分析入手,根据它的物理特性,研究了该变换器的状态空间平均模型和小信号分析。为了获得高性能的开关电源,提出并分析了混杂模型设计方案,然后进行了控制器设计。并采用MATLAB/SIMULINK建立了同步Buck电路的仿真模型,并进行仿真研究。浮点仿真的运算精度与溢出问题,影响了仿真的精度。为了克服这些不足,作者采用了定点仿真方法,得到了满意的仿真结果。论文还着重论述了开关电源的数字控制器部分,数字控制器一般由三个主要功能模块组成:模数转换器、数字脉宽调制器(Digital PulseWidth Modulation:DPWM)和数字补偿器。文中重点研究了DPWM和数字补偿器,阐述了目前高频数字控制变换器中存在的主要问题,特别是高频状态下DPWM分辨率较低,影响控制精度,甚至引起极限环(Limit Cycling)现象,对DPWM分辨率的提高与系统硬件工作频率之间的矛盾、DPWM分辨率与A/D分辨率之间的关系等问题作了全面深入的分析。论文提出了一种新的提高DPWM分辨率的方法,该方法在不提高系统硬件频率的前提下,采用软件使DPWM的分辨率大大提高。作者还设计了两种数字补偿器,并进行了分析比较,选择了合适的补偿算法,达到了改善系统性能的目的。 设计完成后,作者使用ISE 9.1i软件进行了FPGA实现的前、后仿真,验证了所提出理论及控制算法的正确性。作者完成了Buck电路的硬件制作及基于FPGA的软件设计,采用32MHz的硬件晶振实现了11-bit的DPWM分辨率,开关频率达到1MHz,得到了满意的系统性能,论文最后给出了仿真和实验结果。
上传时间: 2013-07-23
上传用户:kristycreasy
这是一篇很好的ISE入门资料,花了本人3个小时才写完。对新手来说,只要按本文走,10分钟就可以入门。
上传时间: 2014-01-01
上传用户:我叫李小进
这是一篇很好的ISE入门资料,花了本人3个小时才写完。对新手来说,只要按本文走,10分钟就可以入门。
上传时间: 2013-12-19
上传用户:dick_sh
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in XINLIX ise 8.2i.i have tested it om my kit.
标签: synthesize simulator modelsim interin
上传时间: 2017-03-22
上传用户:洛木卓