Wishbone总线协议详细的技术说明文挡！
上传时间： 2015-06-07
上传用户：thinode
Wishbone 源代码，opencore
上传时间： 2013-12-26
上传用户：离殇
-- Wishbone revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Oseman) -- rev. 0.3 may 4th 2001, fixed typo rev.0.2 txt -> txr -- rev. 0.4 may 8th, added some remarks, fixed some sensitivity list issues
标签： Herveille Wishbone compiant Richard
上传时间： 2014-01-18
上传用户：tzl1975
Wishbone dma ip core
上传时间： 2014-01-05
上传用户：磊子226
这是用pci-Wishbone核和16450串口核在xilinx的fpga上实现的串口程序，用verilog实现，ise7.1，不知道这里可不可以上传硬件的程序~
标签： pci-Wishbone xilinx 16450 fpga
上传时间： 2015-09-19
上传用户：风之骄子
This a state-machine driven rs232 serial port interface to a "Wishbone" // type of bus.
标签： state-machine interface Wishbone driven
上传时间： 2014-01-13
上传用户：ippler8
Wishbone revB2 compiant I2C master core
标签： Wishbone compiant master revB2
上传时间： 2015-10-05
上传用户：2467478207
i2c VHDL,能够实现I2C 用的是Wishbone总线
上传时间： 2013-12-24
上传用户：cjf0304
这个是在ＯＰＥＮＣＯＲＥ上收集的Wishbone总线的开发说明和指导，随着电子设计开源ＩＰ的大量应用，Wishbone总线也越来越普及。
上传时间： 2015-12-16
上传用户：qazxsw
SoC-Wishbone System IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。
标签： SoC-Wishbone System VHDL IP核
上传时间： 2014-01-13
上传用户：集美慧
