Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.Enhancements include a wider supported operating frequency range, 4deep read and write fifos, and programmable transfer count dependent interrupt generation. As with the SPI found in MC68HC11 processors the core features programmable clock phase [CPHA] and clock polarity [CPOL]. The core features an 8bit WISHBone interface. Very simple, very small.
标签： Peripheral Interface available Enhanced
上传时间： 2014-12-06
上传用户：invtnewer
uart协议、实现、验证，基于WISHBone协议，工业标准为16550A
上传时间： 2017-04-08
上传用户：lmeeworm
USBHostSlave is a USB 1.1 host and Device IP core. – Supports full speed (12Mbps) and low speed (1.5Mbps) operation. – USB Device has four endpoints, each with their own independent FIFO. – Supports the four types of USB data transfer control, bulk, interrupt, and isochronous transfers. – Host can automatically generate SOF packets. – 8-bit WISHBone slave bus interface. – FIFO depth configurable via paramters.
标签： speed USBHostSlave and Supports
上传时间： 2014-01-17
上传用户：sxdtlqqjl
This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBone device. The output is perfectly compatible with any sound player with the IMA ADPCM codec (included by default in every Windows). Includes a testbench that takes an uncompressed PCM 16 bits Mono WAV file and outputs an IMA ADPCM compressed WAV file. Compression ratio is fixed for IMA-ADPCM, being 4:1. PLEASE NOTICE THAT THIS CORE IS LICENSED UNDER http://creativecommons.org/licenses/by-nc-sa/3.0/ (Creative Commons Attribution-Noncommercial-Share Alike 3.0 Unported). That means you may use it only for NON-COMMERCIAL purposes.
标签： full-hardware compressor algorithm features
上传时间： 2014-01-14
上传用户：Shaikh
用户接口WISHBone bus 接口， 驱动LPC master去主动访问 slave 寄存器表（地址可更改） 读取到寄存器封装到用户层 可按要求更改设计
标签： LPC WISHBone Verilog Specification
上传时间： 2020-05-21
上传用户：verilog_86
Altium Designer Summer 09的发布延续了连续不断的新特性和新技术的应用过程。这必将帮助用户更轻松地创建下一代电子设计。同时，我们将令Altium Designer更符合电子设计师的要求。Altium的一体化设计结构将硬件、软件和可编程硬件集合在一个单一的环境中，这将令用户自由地探索新的设计构想。在整个设计构成中，每个人都使用同一个设计界面。 Summer 09版本解决了大量历史遗留的工具问题。其中就包括了增加更多的机械层设置、增强的原理图网络类定义。新版本中更关注于改进测试点的分配和管理、精简嵌入式软件开发、软设计中智能化调试和流畅的License管理等功能。我们为这个版本发布的新特性和新功能的作用感到高兴，我们非常相信这些新的特性和技术也将令您激动不已!电路板设计增强了图形化DRC违规显示Summer 09版本改进了在线实时及批量DRC检测中显示的传统违规的图形化信息，其含盖了主要的设计规则。 利用与一个可定义的指示违规信息的掩盖图形的合成，用户现在已经可以更灵活的解决出现在设计中的DRC错误。用户自定制PCB布线网络颜色Summer09版本允许用户在PCB文件中自定义布线网络显示的颜色。现在，用户完全可以使用一种指定的颜色替代常用当前板层颜色作为布线网络显示的颜色。并将该特性延伸到图形迭层模式，进一步增强了PCB的可视化特性。PCB板机械层设定增加到32层Altium Designer Summer 09版本为板级设计新增了16个机械层定义，使总的机械层定义达到32层。提升了PCB向Specctra导出数据的兼容性3D单层显示模式改进了测试点管理系统改进了DirectX图形重建速度在Altium Designer Summer09的PCB应用中增强了DirectX图形引擎的功能，直接关系到图形重建的速度。由于图形重构是不常用到的，如果不是非常必要，将不再执行重构的操作；同时也优化了DirectX数据填充特性。经过测试，Summer09将在原版本的基础上提升20%的图形处理性能。前端设计按区域定义原理图网络类功能Altium Designer现在可以允许用户使用网络类标签功能在原理图设计中将所涵盖的每条信号线纳入到自定义网络类之中。当从原理图创建PCB时，就可以将自定义的网络类引入到PCB规则。使用这种方式定义网络的分配，将不再需要担心耗费时间、原理图中网络定义的混乱等问题。Summer09版本将提供更加流畅、高效和整齐的网络类定义的新模式。装配变量和板级元件标号的图形编辑功能Altium Designer Summer 09版本提供了装配变量和板级元件标号的图形编辑功能。在编译后的原理图源文件中就可以了解装配变量和修改板级元件标号，这个新的特性将令你从设计的源头就可以快速、高效的完成设计的变更；对于装配变量和板级元件标号变更操作，更重要的是这将提供一种更快速、更直观的变通方法。软设计支持C++高级语法格式的软件开发由于软件开发技术的进步，使用更高级、更抽象的软件开发语言和工具已经成为必然。从机器语言到汇编语言，再到过程化语言和面向对象的语言。Altium Designer Summer09版本现在可以支持C++软件开发语言（一种更高级的语言），包括软件的编译和调试功能。基于WISHBone协议的探针仪器Altium Designer Summer 09新增了一款基于WISHBone协议的探针仪器（WB_PROBE）。该仪器是一个WISHBone主端元件，因此允许用户利用探针仪器与WISHBone总线相连去探测兼容WISHBone协议的从设备。通过实时运行的调试面板，用户就可以观察和修改外设的内部寄存器内容、存储器件的内存数据区，省却了调用处理器仪器或底层调试器。对于无处理器的系统调试尤为重要。为FPGA仪器编写脚本Altium Designer已经为用户提供了一种可定制虚拟仪器的功能，在新的版本中您还将看到Altium新增了一种在FPGA内利用脚本编程实现可定制虚拟仪器的功能。该功能将为用户提供一种更直观、界面更友好的脚本应用模式增强的存储单元管理器支持多软件平台知识库新的FPGA外设内核元件新的FPGA可配置通用元件虚拟存储仪器在Altium Designer Summer 09版本中，用户将看到一种全新的虚拟存储仪器（MEMORY_INSTRUMENT）。 就在虚拟仪器内部，其就可提供一个可配置存储单元区。利用这个功能可以实现从其它逻辑器件、相连的PC和虚拟仪器面板中观察和修改存储区数据。系统级设计按需模式的License管理系统（On-Demand ）Altium Designer Summer 09版本中增加了基于WEB协议和按需License的模式。利用客户账号访问Altium客户服务器，无须变更License文件或重新激活License，基于WEB协议的按需License管理器就可以允许一个License被用于任一一台计算机。就好比一个全球化浮动License，而无需建立用户自己的License服务器。可浏览的License管理和报表全新的主页Altium Labs私有的License服务模式在外部Web页面内打开网络链接增强了供应商数据Altium Designer Summer 09版本中新增了两个元器件供应商信息的实时数据连接，这两个供应商分别为 Newark 和 Farnell 。通过供应商数据查找面板内的供应商条目，用户现在可以向目标元件库（SchLib, DbLib, SVNDbLib）或原理图内的元器件中导入元器件的参数、数据手册链接信息、元器件价格和库存信息等。另外，用户还可以在目标库内从供应商条目中直接创建一个新的元器件。
上传时间： 2022-07-22
上传用户：canderile
VIP专区-嵌入式/单片机编程源码精选合集系列（126）资源包含以下内容：1. 嵌入式开发讲义.2. can总线部分的基本应用.3. sysinternals公司的文件系统监视工具源代码.4. c8051f的控制直流电动机的源程序.5. proteus仿真LIUSHUIDENG的例子.6. YM12864液晶模块的驱动程序.7. 本课题要求在研究PC机键盘通信协议的基础上.8. 在FPGA的嵌入式picoblaze设计中使用到的汇编器.9. 我培训时Uboot移植的一个实验手册,一步一步介绍了Uboot的移植过程..10. PCI调试笔记.11. 关于i2c模拟总线的c语言版本的c51程序.12. protell99的设计技巧.13. 6713 的pcb图 满意有用的 用protel打开.14. spi读取AVR单片机flash的程序.15. 以PE结构显示分析的PE文件.16. PIC C 入门学习,初学者用,好上手..17. ubi9021的51驱动程序.18. CH374的开发程序.19. USB下载文件,汉字LCD显示,FAT32文件系统.20. philips SERVO的参考资料.21. DCT域HDTV到SDTV转码中图像下采样算法的研究及系统实现与优化.22. 时钟芯片读写程序.23. eCognition5.0软件的操作说明书.24. 实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑..25. Cast IP PCI- Master32 User Manual.26. nios竞赛论文1 nios竞赛论文1.27. nios2(新)竞赛论文2 竞赛论文2.28. nios2竞赛论文3 竞赛论文3.29. (新)竞赛论文4 (新)竞赛论文4.30. (新)竞赛论文5 (新)竞赛论文5.31. 基于CC2430实现ZigBee通信.32. 这个是手机游戏的代码.33. sd卡底层的操作子程序.34. yaffs文件系统的移植.35. 一种检测嵌入式开发板的小软件,用着很方便..36. 本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线－CoreConnect 总线、MBA 总线、WISHBone 总线和OCP 总线.37. 高速DSP与外围器件的接口配置主要是速度匹配与接口形式.38. 利用射频卡读写基站U2270B实现对EM4100卡的读取控制。系统会自动对曼彻斯特编码进行解调.39. 电路设计里面的一些具体封装,及解释说明一些注意事项.40. 基于AVR的一个嵌入式的FAT32的代码.
标签： HDMI
上传时间： 2013-04-15
上传用户：eeworm
