XUPV2P User Guide VirtExII Pro
标签： VirtExII XUPV2P Guide User
上传时间： 2014-08-28
上传用户：huangld
Xilinx可编程逻辑器件的高级应用与设计技巧 全面介绍Xilinx的CoolRunnerII Spartan-3 Virtex-II VirtExII pro等器件的结构特性，以及ISE6及其辅助设计工具。
标签： Xilinx CoolRunnerII Virtex-II VirtExII
上传时间： 2017-02-18
上传用户：sz_hjbf
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtExII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtExII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用ISE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VirtExII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.
上传时间： 2013-04-24
上传用户：qazwsc
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtExII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
电梯群控系统是一种控制三台或以上电梯的控制系统，旨在提高对电梯乘客的服务质量并减少成本，如：电梯的功耗。目前大多数的电梯群控系统采用的是“大厅呼叫指派”的方法来指派电梯去响应乘客的呼梯。在这种方法中，电梯群控系统将根据目前建筑内的客流量来选择最合适的电梯。在充分研究了当前普遍应用的电梯群控算法后，本文提出了一种基于模糊算法的电梯群控算法，该算法可根据不同的客流量模式对整个建筑中的电梯群进行派梯策略的调整，并在此基础上，加入了经验调整参数，使该算法增加了记忆调整功能。 本文在Matlab上对改进的算法进行了相关建模验证。验证结果表明，相比只是应用类似模糊算法的电梯群控算法，本算法对于客流量模式相对稳定的大型写字楼等对群控系统要求比较严格的楼宇更为适用，即拥有更好的应用前景。 本文还对所提出的算法在工程上采用FPGA进行应用做了一定的研究。在用C程序建立该算法的基础上采用了在Xilinx VirtExII Pro开发板上运行MicroBlaze软IP核的方法对该算法进行了调试并运行成功。得到的运行结果与用Matlab验证的结果一致。证明了该算法在工程上的可应用性。
上传时间： 2013-07-02
上传用户：坏坏的华仔
