Verilog-<b>hDl</b>

用verilog HDL产生正弦阶梯波。加da即可输出正弦波

用verilog HDL产生正弦阶梯波。加da即可输出正弦波

标签： verilog HDL 正弦输出

上传时间： 2014-01-17

上传用户：wkchong
基于Verilog HDL的异步FIFO设计与实现

基于Verilog HDL的异步FIFO设计与实现

标签： Verilog FIFO HDL

上传时间： 2013-12-19

上传用户：a3318966
verilog HDL语言编写的数字秒表

verilog HDL语言编写的数字秒表，仿真已经通过，可供参考

标签： verilog HDL 语言编写

上传时间： 2013-12-19

上传用户：chfanjiang
该系统采用了B/S结构模式

该系统采用了B/S结构模式，利用JSP技术，采用开源框架Struts，使用连接池技术通过JDBC访问数据库。特别在登录安全问题，借助Web服务器Session对象，综合运用数据加密技术与图片验证码技术，增强Web用户登录安全策略。

标签： 模式

上传时间： 2013-12-23

上传用户：aa54
本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

标签： VHDL CPLD 器件数字频率计

上传时间： 2013-12-18

上传用户：sy_jiadeyi
《Verilog HDL 语言编程》异步FIFO设计（基于Verilog)

《Verilog HDL 语言编程》异步FIFO设计（基于Verilog)

标签： Verilog FIFO HDL 语言编程

上传时间： 2016-08-30

上传用户：561596
<Verilog HDL 语言编程》 RS(204,188)译码器的设计

<Verilog HDL 语言编程》 RS(204,188)译码器的设计

标签： Verilog HDL 204 188

上传时间： 2013-11-30

上传用户：lizhen9880
《Verilog HDL语言编程》常有加法器（基于Verilog）

《Verilog HDL语言编程》常有加法器（基于Verilog）

标签： Verilog HDL 语言编程加法器

上传时间： 2013-12-18

上传用户：cjf0304
这是一个三次样条插值的.m程序输入的是一个二维数组A(Nx2) 插值方法为: S(x) = A(J) + B(J)*( x - x(J) ) + C(J)*( x - x(J) )**2 +

这是一个三次样条插值的.m程序输入的是一个二维数组A(Nx2) 插值方法为: S(x) = A(J) + B(J)*( x - x(J) ) + C(J)*( x - x(J) )**2 +D(J) * ( x - x(J) )**3 for x(J) <= x < x(J + 1)

标签： Nx2 插值三次样条二维

上传时间： 2013-12-14

上传用户：gengxiaochao
FPGA开发入门的Verilog HDL程序---流水灯,真实可用

FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus

标签： Verilog FPGA HDL 程序

上传时间： 2016-09-01

上传用户：VRMMO